JPS61125666A - チャネルパス選択方法 - Google Patents
チャネルパス選択方法Info
- Publication number
- JPS61125666A JPS61125666A JP24683884A JP24683884A JPS61125666A JP S61125666 A JPS61125666 A JP S61125666A JP 24683884 A JP24683884 A JP 24683884A JP 24683884 A JP24683884 A JP 24683884A JP S61125666 A JPS61125666 A JP S61125666A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- path
- channel path
- subchannel
- chc15
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は電子計算機のチャネルサブシステムにおけるチ
ャネルパス選択方式に関する。
ャネルパス選択方式に関する。
近年、電子計算機の人出カチャネルに新しい概念が採り
入れられてきた。ＩＢＭ社発行の刊行物ｒ Ｉ Ｂ
Ｍ ５ｙｓ１１．ｅｍ／ ３ ７ ０ Ｅ
ｘｔｅｎｄｅｄ Ａｒｃｈｉしｅｃしｕｒｅ Ｐｒ
１ｎｃｉｐｌｅｓ ｏｆ ０ｐｅｒａｔｉｏｎＪ
（Ｓ Ａ ２ ２ −７０８５−０）のＣｈａ
ｐヒｅｒ１３でこの新しい概念の紹介が、またＣｈａｐ
ｔｅｒ １４〜１７でその詳細な動作説明がなされてい
る。これによれば、入出力処理は、入出力装置と一対一
に対応したサブチャネルとチャネルパスを制御するチャ
ネルサブシステムにより実行される。
入れられてきた。ＩＢＭ社発行の刊行物ｒ Ｉ Ｂ
Ｍ ５ｙｓ１１．ｅｍ／ ３ ７ ０ Ｅ
ｘｔｅｎｄｅｄ Ａｒｃｈｉしｅｃしｕｒｅ Ｐｒ
１ｎｃｉｐｌｅｓ ｏｆ ０ｐｅｒａｔｉｏｎＪ
（Ｓ Ａ ２ ２ −７０８５−０）のＣｈａ
ｐヒｅｒ１３でこの新しい概念の紹介が、またＣｈａｐ
ｔｅｒ １４〜１７でその詳細な動作説明がなされてい
る。これによれば、入出力処理は、入出力装置と一対一
に対応したサブチャネルとチャネルパスを制御するチャ
ネルサブシステムにより実行される。
第４図にこのチャネルサブシステムの概念図を示す。第
４図の構成例では、２台の中央処Ｊｉｌｆｉｌｉｌｉ（
ＣＰＵ）／Ｏと１１がチャネルサブシステム１２に接続
され、このチャネルサブシステム１２のサブチャネル１
４は４本のチャネルパス１６Ａ〜１６Ｄ＠介シテ入出力
装置！ （Ｉｌｏ）ｌ ８と接続される。サブチャネル
１４とチャネルパス１６Ａ〜１６Ｄの間にはチャネルパ
ス選択手段１５が介在する。このチャネルパス選択手段
１５．は、具体的にはチャネル制御袋１！ （ＣＨＣ）
である、また。
４図の構成例では、２台の中央処Ｊｉｌｆｉｌｉｌｉ（
ＣＰＵ）／Ｏと１１がチャネルサブシステム１２に接続
され、このチャネルサブシステム１２のサブチャネル１
４は４本のチャネルパス１６Ａ〜１６Ｄ＠介シテ入出力
装置！ （Ｉｌｏ）ｌ ８と接続される。サブチャネル
１４とチャネルパス１６Ａ〜１６Ｄの間にはチャネルパ
ス選択手段１５が介在する。このチャネルパス選択手段
１５．は、具体的にはチャネル制御袋１！ （ＣＨＣ）
である、また。
チャネルパス１６Ａ−１６０と入出力装置１８の間は１
１準的なＩ／Ｏインタフェースで、入出力制御装置１（
ＣＵ）１３内のチャネルスイッチ１７を介し、て接続さ
れている。第４図は、１つのサブチャネルからそれに対
応するＩｌｏへ至る経路が複数チャネルあり、その経路
選択はチャネルサブシステムにより遂行されることを示
している。
１準的なＩ／Ｏインタフェースで、入出力制御装置１（
ＣＵ）１３内のチャネルスイッチ１７を介し、て接続さ
れている。第４図は、１つのサブチャネルからそれに対
応するＩｌｏへ至る経路が複数チャネルあり、その経路
選択はチャネルサブシステムにより遂行されることを示
している。
なお、第４図には、サブチャネルとＩｌｏが１組のみ示
されているが、実際には多数の組が存在することは云う
までもない。また、一つのＩｌｏに対するチャネルパス
が４本であるということ。
されているが、実際には多数の組が存在することは云う
までもない。また、一つのＩｌｏに対するチャネルパス
が４本であるということ。
及び、接続されるＣＰＵが２台であるということは、か
かるチャネルサブシステムにとって本質的なことではな
い。
かるチャネルサブシステムにとって本質的なことではな
い。
次に、第４図のチャネルサブシステム１２の動作をＩＢ
Ｍの先の刊行物を参考に説明する。
Ｍの先の刊行物を参考に説明する。
（１）Ｉｌｏの起動
Ｉｌｏの起動は、Ｓ ｔａｒｔ Ｓ ｕｂｃｈａｎｎａ
ｌ （Ｓ Ｓ ＣＨ）命令により行なわれる。５ＳＣＨ
命令では。
ｌ （Ｓ Ｓ ＣＨ）命令により行なわれる。５ＳＣＨ
命令では。
同時にサブチャネル番号を指定する。いずれかのＣＰＵ
ｌ０，１１が５ＳＣＨ命令を認識すると。
ｌ０，１１が５ＳＣＨ命令を認識すると。
該当ＣＰＵはＣＨＣｌ ５に命令実行を指示する。
ＣＨＣｌ５は、サブチャネル番号にもとづいてサブチャ
ネル１４をアクセスし、入出力処理に必要な情報を得る
。入出力処理に必要な情報とは、チャネルパス、チャネ
ルコマンドワードアドレスなどであるが、詳細は先の刊
行物に譲り、ここでは、本発明に関連の深いチャネルパ
スについて更に言及する。サブチャネル１４とｌ／Ｏ１
８を結ぶチャルパス１６Ａ−１６Ｄは、システム構築時
決定され、サブチャネル１４内にチャネルパス識別子（
ＣＨＰＩＤ）として記憶されている。ＣＨＣｌ５は、こ
のＣＨＰＩＤをもとにチャネルパス１６Ａ−１６Ｄの一
つを選択し、ｌ／Ｏ１８の起動を試みる。
ネル１４をアクセスし、入出力処理に必要な情報を得る
。入出力処理に必要な情報とは、チャネルパス、チャネ
ルコマンドワードアドレスなどであるが、詳細は先の刊
行物に譲り、ここでは、本発明に関連の深いチャネルパ
スについて更に言及する。サブチャネル１４とｌ／Ｏ１
８を結ぶチャルパス１６Ａ−１６Ｄは、システム構築時
決定され、サブチャネル１４内にチャネルパス識別子（
ＣＨＰＩＤ）として記憶されている。ＣＨＣｌ５は、こ
のＣＨＰＩＤをもとにチャネルパス１６Ａ−１６Ｄの一
つを選択し、ｌ／Ｏ１８の起動を試みる。
（２）パスチェンジ
ＣＨＣｌ ５で選ばれた経路（チャネルパス）が。
他の入出力処理中のため、ビジーであれば、他の経路を
選んでｌ／Ｏ１８の起動を試みる。経路のビジーは、チ
ャネルパス１６．入出力制御装置１３、ｌ／Ｏ１８のい
ずれかの使用中のときに現われる。経路のビジーに出会
うことは、それだけで。
選んでｌ／Ｏ１８の起動を試みる。経路のビジーは、チ
ャネルパス１６．入出力制御装置１３、ｌ／Ｏ１８のい
ずれかの使用中のときに現われる。経路のビジーに出会
うことは、それだけで。
システムの処理効率を低下させる。
（３）経路選択のアルゴリズム
とのＣＨＰＩＤを用いてｌ／Ｏ１８を起動するかは、チ
ャネルサブシステム内のＣＨＣ１５の制御にまかされて
いる。このことは、ＣＨＣｌ５の制御いかんでは、入出
力処理に使用する経路が特定のチャネルパス、入出力制
御装置に片寄ってしまう恐れがあることを示している。
ャネルサブシステム内のＣＨＣ１５の制御にまかされて
いる。このことは、ＣＨＣｌ５の制御いかんでは、入出
力処理に使用する経路が特定のチャネルパス、入出力制
御装置に片寄ってしまう恐れがあることを示している。
この結果、入出力経路の使用率の不均衡が生じ、システ
ム全体の入出力処理効率を低下させてしまう。こうした
経路使用率の不均衡を防ぐため、チャネルパス選択アル
ゴリズムに工夫をこらしている。たとえば。
ム全体の入出力処理効率を低下させてしまう。こうした
経路使用率の不均衡を防ぐため、チャネルパス選択アル
ゴリズムに工夫をこらしている。たとえば。
ＩＢＭの他の刊行物ｒ Ｉ ｎｐｕｊ／ Ｏｕｔ、ｐｕ
ｔ、 Ｃｏｎｆｉｇｕ−ｒａしｉｏｎ Ｐｒｏｇｒａ
ｍ Ｕｓｅｒ’ｓ Ｇｕｉｄｅ ａｎｄ Ｒｅ
ｆｅｒｒｅｎｃｅＪ （ＧＣ２８−／Ｏ２７３）には
５次のようなチャネルパス選択のアルゴリズムが解説さ
れている。
ｔ、 Ｃｏｎｆｉｇｕ−ｒａしｉｏｎ Ｐｒｏｇｒａ
ｍ Ｕｓｅｒ’ｓ Ｇｕｉｄｅ ａｎｄ Ｒｅ
ｆｅｒｒｅｎｃｅＪ （ＧＣ２８−／Ｏ２７３）には
５次のようなチャネルパス選択のアルゴリズムが解説さ
れている。
Ｐ ｒｅｆｅｒｒｅｄ Ｐ ａｔｈ
あらかじめ決められたチャネルパスが最初に選択されＩ
／Ｏ起動を試みる。このあらかじめ決められたチャネル
パスをＰ ｒｅｆｅｒｒｅｄ Ｐ ａｔ、ｈと呼ぶ。
／Ｏ起動を試みる。このあらかじめ決められたチャネル
パスをＰ ｒｅｆｅｒｒｅｄ Ｐ ａｔ、ｈと呼ぶ。
Ｐ ｒｅｆｅｒｒｅｄ Ｐ ａｔｈが使用できないとき
、次に述べるアルゴリズムによりパス選択を試みる。
、次に述べるアルゴリズムによりパス選択を試みる。
Ｒａｔａｅｉｏｎ Ａｌ ｏｒｉｔｈｗあらかじめ
決められた順に従い経路の選択を行う１例えば、第４図
のチャネルパス１６Ａ−１６Ｄに対してＣＨＰＩＤＯｏ
、０１，／Ｏ．ｌ ｌが割り当てられ、ＣＨＰＩＤＯｏ
、／Ｏ，０１，１１のＲａｔａｅｉｏｎ順が決められて
いるとする。前回の入出力処理でＣＨＰＩＤＯＯの経路
１６Ａが使用されていたとすると、その次のＩ／Ｏ起動
は。
決められた順に従い経路の選択を行う１例えば、第４図
のチャネルパス１６Ａ−１６Ｄに対してＣＨＰＩＤＯｏ
、０１，／Ｏ．ｌ ｌが割り当てられ、ＣＨＰＩＤＯｏ
、／Ｏ，０１，１１のＲａｔａｅｉｏｎ順が決められて
いるとする。前回の入出力処理でＣＨＰＩＤＯＯの経路
１６Ａが使用されていたとすると、その次のＩ／Ｏ起動
は。
次のＲｏｊａｔ、ｉｏｎ順のＣＨＰ Ｉ Ｄ ｌ Ｏの
経路１６ｃが使用される。
経路１６ｃが使用される。
ところで、実際のシステムでは、ＣＨＣが複数存在し、
あるＩｌｏとサブチャネル間の経路がそれぞれ独立した
複数のＣＨＣに分散しているのが一般的である。第５図
はチャネルサブシステムを含むシステムのより具体的な
ハードウェア構成を示したもので、ここでは、チャネル
サブシステム１２は２台のそれぞれ独立したＣＨＣ：１
５−１および１５−２を備え、１／Ｏ１８とサブチャネ
ル１４間の経路がＣＨＣｌ５−１．１５−２およびその
配下のＣＵ１３−１．１３−２に分散しているとしてい
る。サブチャネル１４は他のＩｌｏに対応したサブチャ
ネルと共に、ＣＰＵｌ０，１１およびＣＨＣｌ５−１．
１５−２から等しくアクセスできるようにメインストレ
ージ２０の特定エリアに格納される。このメインストレ
ージ２０のサブチャネル１４は、各ＣＨＣｌ５−１．１
５−２から排他的にアクセスされるようロック制御され
、全（同時に２つのチャネルパス、例えばＣＨＣｌ５−
１配下のチャネルパス１６ＡとＣＨＣ１５−２配下のチ
ャネルパス１６ｃから同時に１／Ｏ１８が起動されるこ
とを防止している。したがって、ＣＨＣｌ５−１．１５
−２が同時に起動されても、ｌ／Ｏ１８における起動の
ぶつかりはおきない。なお、メインストレージ２０には
、Ｉ／Ｏ起動キューブロック（ＩＯＱＢ）３０が同じく
特定エリアに格納されるが、これについては本発明の動
作と関連づけて後述する。
あるＩｌｏとサブチャネル間の経路がそれぞれ独立した
複数のＣＨＣに分散しているのが一般的である。第５図
はチャネルサブシステムを含むシステムのより具体的な
ハードウェア構成を示したもので、ここでは、チャネル
サブシステム１２は２台のそれぞれ独立したＣＨＣ：１
５−１および１５−２を備え、１／Ｏ１８とサブチャネ
ル１４間の経路がＣＨＣｌ５−１．１５−２およびその
配下のＣＵ１３−１．１３−２に分散しているとしてい
る。サブチャネル１４は他のＩｌｏに対応したサブチャ
ネルと共に、ＣＰＵｌ０，１１およびＣＨＣｌ５−１．
１５−２から等しくアクセスできるようにメインストレ
ージ２０の特定エリアに格納される。このメインストレ
ージ２０のサブチャネル１４は、各ＣＨＣｌ５−１．１
５−２から排他的にアクセスされるようロック制御され
、全（同時に２つのチャネルパス、例えばＣＨＣｌ５−
１配下のチャネルパス１６ＡとＣＨＣ１５−２配下のチ
ャネルパス１６ｃから同時に１／Ｏ１８が起動されるこ
とを防止している。したがって、ＣＨＣｌ５−１．１５
−２が同時に起動されても、ｌ／Ｏ１８における起動の
ぶつかりはおきない。なお、メインストレージ２０には
、Ｉ／Ｏ起動キューブロック（ＩＯＱＢ）３０が同じく
特定エリアに格納されるが、これについては本発明の動
作と関連づけて後述する。
このような構成における従来のチャネルバス選択方式の
問題点を以下に説明する。
問題点を以下に説明する。
第５図において、２台のＣＨＣ：１５−１．１５−２は
互いに独立した制御装置であり、例えばＣＰＵｌ０はｌ
／Ｏ１８の起動時、両方のＣＨＣｌ５−１．１５−２を
同時に起動する。この結果。
互いに独立した制御装置であり、例えばＣＰＵｌ０はｌ
／Ｏ１８の起動時、両方のＣＨＣｌ５−１．１５−２を
同時に起動する。この結果。
各々のＣＨＣｌ５−１．１５−２はサブチャネル１４の
情報をもとに、各ＣＨＣ配下のチャネルパスの起動を他
のＣＨＣとは独立に処理しようとする。ここで、チャネ
ルパス１６Ａ−１６ＤのＣＨＰＩＤＯｏ、０１，／Ｏ．
１１とし、仮にＣＨＰＩＤＯＪのＣＨＣｌ５−１配下の
チャネルパス１６Ｂに対してＰ ｒａｆｅｒｒｅｄ Ｐ
ａｔｈの指定がなされているとする。この場合、ＣＨ
Ｃｌ５−１がＣＨＣｌ５−２より先にサブチャネル１４
のアクセスに成功すると、ＣＨＣｌ５−１はＰ ｒｅｆ
ｅｒ’ｒｅｄ Ｐ ａｔ、ｈとし、て指定されたチャネ
ルパス１６Ｂを用いてｌ／Ｏ１８の起動を行うことがで
きる。これに対して、ＣＨＣｌ５−２がＣＨＣＬ３−２
より先にサブチャネル１４のアクセスに成功すると、Ｃ
ＨＣｌ５−２では、自チャネルパス１６Ｃ，１６ＤにＰ
ｒｅｆｅｒｒｅｄ Ｐ ａｊｈの指定がないため、あ
らかじめ ・定められたＲｏｔａｔｉｏｎ Ａ ＩＨｏ
ｒｉｔ、ｈｍに従いチャネルパス１６ｃあるいは１６Ｄ
を選択してｌ／Ｏ１８の起動を行うことになる。即ち、
ｌ／Ｏ１８を起動する場合、優先して使用すべきバスと
してあらかじめ決められたチャネルパス１６Ｂに先行し
て、ＣＨＣｌ５−２ではチャネルパス１６Ｇあるいは１
６Ｄを選択することになり、これはＰ ｒｅｆｅｒｒｅ
ｄＰａｅ、ｈの指定による入出力経路の効率的な使用に
重大なインパクトを与える。
情報をもとに、各ＣＨＣ配下のチャネルパスの起動を他
のＣＨＣとは独立に処理しようとする。ここで、チャネ
ルパス１６Ａ−１６ＤのＣＨＰＩＤＯｏ、０１，／Ｏ．
１１とし、仮にＣＨＰＩＤＯＪのＣＨＣｌ５−１配下の
チャネルパス１６Ｂに対してＰ ｒａｆｅｒｒｅｄ Ｐ
ａｔｈの指定がなされているとする。この場合、ＣＨ
Ｃｌ５−１がＣＨＣｌ５−２より先にサブチャネル１４
のアクセスに成功すると、ＣＨＣｌ５−１はＰ ｒｅｆ
ｅｒ’ｒｅｄ Ｐ ａｔ、ｈとし、て指定されたチャネ
ルパス１６Ｂを用いてｌ／Ｏ１８の起動を行うことがで
きる。これに対して、ＣＨＣｌ５−２がＣＨＣＬ３−２
より先にサブチャネル１４のアクセスに成功すると、Ｃ
ＨＣｌ５−２では、自チャネルパス１６Ｃ，１６ＤにＰ
ｒｅｆｅｒｒｅｄ Ｐ ａｊｈの指定がないため、あ
らかじめ ・定められたＲｏｔａｔｉｏｎ Ａ ＩＨｏ
ｒｉｔ、ｈｍに従いチャネルパス１６ｃあるいは１６Ｄ
を選択してｌ／Ｏ１８の起動を行うことになる。即ち、
ｌ／Ｏ１８を起動する場合、優先して使用すべきバスと
してあらかじめ決められたチャネルパス１６Ｂに先行し
て、ＣＨＣｌ５−２ではチャネルパス１６Ｇあるいは１
６Ｄを選択することになり、これはＰ ｒｅｆｅｒｒｅ
ｄＰａｅ、ｈの指定による入出力経路の効率的な使用に
重大なインパクトを与える。
本発明の目的は、それぞれ独立にチャネルパスを選択す
る制御装置が複数台具備してなるチャネルサブシステム
でのチャネルパス使用率の均衡化を図り、システムの処
理効率を高めることにある。
る制御装置が複数台具備してなるチャネルサブシステム
でのチャネルパス使用率の均衡化を図り、システムの処
理効率を高めることにある。
本発明は、 Ｐ ｒｅｆｅｒｒｅｄ Ｐ ａｔｈとは別
に、各ＣＨＣが最優先で起動すべきチャネルパスの識別
情報をサブチャネルに格納すると共に、この識別情報を
各ＣＨＣから変更できるようにする。Ｉｌｏの起動時、
先にサブチャネルのアクセスに成功したＣＨＣは、上記
識別情報で示されるチャネルパスが自分の配下にあり、
かつ、それが使用中でない場合、該当チャネルパスを選
択してＩｌｏを起動する。また、該ＣＨＣは該当チャネ
ルパスが自分の配下にあっても使用中の場合は、上記識
別情報をあらかじめ定めたＲｏｔａｔ、ｉｏｎ Ａ Ｉ
ｇｏｒｉｔｈ＋ａにより次に優先して起動すべきチャネ
ルパスに変更してｌ０ＱＢにエンキューする。これによ
り１次に該サブチャネルのアクセスに成功した別のＣＨ
Ｃは。
に、各ＣＨＣが最優先で起動すべきチャネルパスの識別
情報をサブチャネルに格納すると共に、この識別情報を
各ＣＨＣから変更できるようにする。Ｉｌｏの起動時、
先にサブチャネルのアクセスに成功したＣＨＣは、上記
識別情報で示されるチャネルパスが自分の配下にあり、
かつ、それが使用中でない場合、該当チャネルパスを選
択してＩｌｏを起動する。また、該ＣＨＣは該当チャネ
ルパスが自分の配下にあっても使用中の場合は、上記識
別情報をあらかじめ定めたＲｏｔａｔ、ｉｏｎ Ａ Ｉ
ｇｏｒｉｔｈ＋ａにより次に優先して起動すべきチャネ
ルパスに変更してｌ０ＱＢにエンキューする。これによ
り１次に該サブチャネルのアクセスに成功した別のＣＨ
Ｃは。
上記変更後の識別情報で示されるチャネルパスが自分の
配下にあり、それが使用中でない場合、該チャネルによ
りＩｌｏを起動することができる。
配下にあり、それが使用中でない場合、該チャネルによ
りＩｌｏを起動することができる。
なお、識別情報で示されるチャネルパスが自分の配下に
ない場合、ＣＨＣはＴＯＱＢにより次のキューサーチに
移ることになる。
ない場合、ＣＨＣはＴＯＱＢにより次のキューサーチに
移ることになる。
本発明の一実施例を第１図乃至第３図を用いて説明する
。なお、チャネルサブシステムは第５図の構成をとるも
のとする。
。なお、チャネルサブシステムは第５図の構成をとるも
のとする。
第２図は第５図のメインストレージ２０に保持されてい
るＩ／Ｏ起動キューブロック（ＩＯＱＢ）３０のフォー
マットを示す。ロックバイト３１は。
るＩ／Ｏ起動キューブロック（ＩＯＱＢ）３０のフォー
マットを示す。ロックバイト３１は。
ＣＰＵからのキューイング処理と、ＣＨＣからのデキュ
ーイング処理、あるいは、ＣＨＣ同志のデキューイング
処理のぶつかりを防ぐため、ＣＰＵ／ＣＨＣからのアク
セスを排他的に制御するのに用いる１例えばロックバイ
ト３１の所定ビットがｌ′″の時、／ＯＱＢ３０は使用
中を示す。３２はキューイングされているＩ／Ｏ起動の
数を示す。
ーイング処理、あるいは、ＣＨＣ同志のデキューイング
処理のぶつかりを防ぐため、ＣＰＵ／ＣＨＣからのアク
セスを排他的に制御するのに用いる１例えばロックバイ
ト３１の所定ビットがｌ′″の時、／ＯＱＢ３０は使用
中を示す。３２はキューイングされているＩ／Ｏ起動の
数を示す。
３３．４１キユーの先頭のサブチャネル番号、３４は末
尾のサブチャネル番号を示す。
尾のサブチャネル番号を示す。
第３図は、同じく第５図のメインストレージ２０に保持
されているサブチャネル１４の制御ブロック（ＳＢＣＢ
）を示す、５ＢＣＢ４０には入出力装置に必要な種々の
情報を含むが、ここでは。
されているサブチャネル１４の制御ブロック（ＳＢＣＢ
）を示す、５ＢＣＢ４０には入出力装置に必要な種々の
情報を含むが、ここでは。
本発明に関連するものについてのみ示す。
ロックバイト４■は上記Ｉ ＯＱＢ ３０のロックバイ
ト３１と同様の目的を持ち、その所定ビットがＩＩ Ｉ
ＩＩの時５当該サブチヤネルは使用中を示す。
ト３１と同様の目的を持ち、その所定ビットがＩＩ Ｉ
ＩＩの時５当該サブチヤネルは使用中を示す。
バイト４２〜４６はチャネルパスマスクである。
バイト７！２はＩ／Ｏ起動のために使用できるチャネル
パスマスク（以下ＳＰＭという）を示す１本例では、サ
ブチャネル１４は４本のチャネルパスを介してｌ／Ｏ１
８と接続されているとしているため、ビット０から３ま
で使用され、ビットＯがＣＨＰＩＤ格納ブロック４８の
ＣＨＰＩＤＯに対応し、以下ビットｌがＣＨＰＩＤＩに
、ビット２がＣＨＰＩＤ２に、ビット３がＣＨＰＩＤ３
に対応する。この対応関係は他のマスクバイト４３゜４
’ｌ、４５．４６についても同様である。Ｉ／Ｏ起動に
おけるチャネルパスは、常に物理的に接続されているチ
ャネルパスの任意のものを使用できるとは限らない、あ
る種の入出力処理では、使用できるチャネルパスを限定
する必要が生じる１本ＳＰＭは、Ｉ／Ｏ起動のために使
用できるチャネルパスを指定するものであり、該当ビッ
トが′１″の場合、対応するチャネルパスを使用可能で
あることを示す、バイト４３は、ＣＨＣが選択すべきパ
スマスク（以下ＩＰＭという）を示し、該当ビットにｌ
′″がたてられる０本ＩＰＭで指定されたチャネルパス
が、最優先でＩ／Ｏ起動のために使用されるべきである
ことを示す。バイト４４は最後に使用したチャネルパス
を示すパスマスク（ＬＰＵＭ）であり、゛ビ′がたって
いるビットに対応するチャネルパスが最後に使用された
ことを示している。本ＬＰＵＭは、 Ｒｏｔ、ａｔ、１
ｏｌｎ Ａ ＩＨｏｒｉｔ、ｈｗ＋の際に、次の起動の
ために使用すべきチャネルを知るのに用いる。バイト４
５はＰ ｒｅｆｅｒｒｅｄ Ｐ ａｊｈマスク（以下Ｐ
ＰＭという）であり、バス選択のため先ず優先して使用
されるべきチャネルパスを示す、起動を受けたＣＨＣは
ＩＰＭを参照し１本ＰＰＭを参照することはないが、Ｃ
ＰＵが起動すべきサブチャネルをエンキューする時、該
ＰＰＭをＩＰＭに反映させる。バイト４６はチャネルパ
スの有効性マスク（以下ＰＩＭという）であり。
パスマスク（以下ＳＰＭという）を示す１本例では、サ
ブチャネル１４は４本のチャネルパスを介してｌ／Ｏ１
８と接続されているとしているため、ビット０から３ま
で使用され、ビットＯがＣＨＰＩＤ格納ブロック４８の
ＣＨＰＩＤＯに対応し、以下ビットｌがＣＨＰＩＤＩに
、ビット２がＣＨＰＩＤ２に、ビット３がＣＨＰＩＤ３
に対応する。この対応関係は他のマスクバイト４３゜４
’ｌ、４５．４６についても同様である。Ｉ／Ｏ起動に
おけるチャネルパスは、常に物理的に接続されているチ
ャネルパスの任意のものを使用できるとは限らない、あ
る種の入出力処理では、使用できるチャネルパスを限定
する必要が生じる１本ＳＰＭは、Ｉ／Ｏ起動のために使
用できるチャネルパスを指定するものであり、該当ビッ
トが′１″の場合、対応するチャネルパスを使用可能で
あることを示す、バイト４３は、ＣＨＣが選択すべきパ
スマスク（以下ＩＰＭという）を示し、該当ビットにｌ
′″がたてられる０本ＩＰＭで指定されたチャネルパス
が、最優先でＩ／Ｏ起動のために使用されるべきである
ことを示す。バイト４４は最後に使用したチャネルパス
を示すパスマスク（ＬＰＵＭ）であり、゛ビ′がたって
いるビットに対応するチャネルパスが最後に使用された
ことを示している。本ＬＰＵＭは、 Ｒｏｔ、ａｔ、１
ｏｌｎ Ａ ＩＨｏｒｉｔ、ｈｗ＋の際に、次の起動の
ために使用すべきチャネルを知るのに用いる。バイト４
５はＰ ｒｅｆｅｒｒｅｄ Ｐ ａｊｈマスク（以下Ｐ
ＰＭという）であり、バス選択のため先ず優先して使用
されるべきチャネルパスを示す、起動を受けたＣＨＣは
ＩＰＭを参照し１本ＰＰＭを参照することはないが、Ｃ
ＰＵが起動すべきサブチャネルをエンキューする時、該
ＰＰＭをＩＰＭに反映させる。バイト４６はチャネルパ
スの有効性マスク（以下ＰＩＭという）であり。
ＣＨＰＩＤＯ〜３の各チャネルパスの物理的な有効性を
示す、これらのチャネルパスマスクのうち、ＰＰＭとＰ
ＩＭのシステム設置時に決められる値であり１通常のオ
ペレーションでは変更されない。
示す、これらのチャネルパスマスクのうち、ＰＰＭとＰ
ＩＭのシステム設置時に決められる値であり１通常のオ
ペレーションでは変更されない。
第５図の構成の場合、ＰＰＭ＝／Ｏ００００００゜ＰＩ
Ｍ＝１１１／Ｏ０００である。
Ｍ＝１１１／Ｏ０００である。
４バイトからなるブロック４８はＣＨＰ Ｉ Ｄ。
〜３を格納するのに用いられる。ここでは、ブロック４
８の各バイトは２ビツトずつ使用されるとし、第５図の
構成の場合、ＣＨＰＩＤＯ〜３はそれぞれ’ｏｏ”、”
ｏビ’、 ” ／Ｏ”、 ” １１ ”となる。
８の各バイトは２ビツトずつ使用されるとし、第５図の
構成の場合、ＣＨＰＩＤＯ〜３はそれぞれ’ｏｏ”、”
ｏビ’、 ” ／Ｏ”、 ” １１ ”となる。
Ｒｏシａｔ、１ｏｌｎ Ａ Ｉｇｏｒｉｔ、ｈｍの順序
もこれに従う、 ＣＨＰ Ｉ Ｄｏ〜３の内容もシステ
ム設置時に決ら九る値であり１通算のオペレーションで
は変更されない。
もこれに従う、 ＣＨＰ Ｉ Ｄｏ〜３の内容もシステ
ム設置時に決ら九る値であり１通算のオペレーションで
は変更されない。
キューポインタ４９は、Ｉ／Ｏ起動のキューを構成する
ために用い、本サブチャネルの次にキューイングされて
いるサブチャネル番号を示す。
ために用い、本サブチャネルの次にキューイングされて
いるサブチャネル番号を示す。
第１図は本発明のチャネルパス選択方式の動作フローで
ある。仮にＣＰＵｌ０でＩ／Ｏ起動命令が発行されると
すると（ステップ／Ｏ１）、ＣＰＵｌ０はメインストレ
ージ２０のサブチャネル１４をアクセスし、入出力処理
に必要な情報を起動された該サブチャネルの５ＢＣＢ４
０ （第３図）に格納する（ステップ／Ｏ２）、ステッ
プ／Ｏ２の処理には、ＳＰＭの作成およびＩＰＭの作成
が含ま匙る。ＰＰＭ、ＰＩＭおよびＣＨＰＴＤＯ〜３は
システム設置時に決められ、第５図の構成の場合、すて
にＰＰＭ＝／Ｏ００００００．ＰＩＭ＝１１１／Ｏ００
０．ＣＨＰＩＤＯ〜３＝００゜／Ｏ、Ｏｈ １１となっ
ている。ＳＰＭは、第５図の構成の場合、ＰＩＭと同じ
＜１１１／Ｏ０００とする。ＩＰＭはパス選択のアルゴ
リズムにより決定されるが、ＰＰＭが指定されていると
、それがそのまま設定される。即ち、本実施例ではＩＰ
Ｍ＝ ／Ｏ００００００となる０次に、ＣＰＵ１Ｏはメ
インストレージ２０のｌ０ＱＢ（第２図）をアクセスし
、そのエリア３４を起動すべきサブチャネル番号に書き
替え、さらにエリア３２を更新する（ステップ／Ｏ３）
、その後、ＣＰＵｌ０は信号線２１を通してＣＨＣｌ５
−１および１５−２を起動する（ステップ／Ｏ４）。
ある。仮にＣＰＵｌ０でＩ／Ｏ起動命令が発行されると
すると（ステップ／Ｏ１）、ＣＰＵｌ０はメインストレ
ージ２０のサブチャネル１４をアクセスし、入出力処理
に必要な情報を起動された該サブチャネルの５ＢＣＢ４
０ （第３図）に格納する（ステップ／Ｏ２）、ステッ
プ／Ｏ２の処理には、ＳＰＭの作成およびＩＰＭの作成
が含ま匙る。ＰＰＭ、ＰＩＭおよびＣＨＰＴＤＯ〜３は
システム設置時に決められ、第５図の構成の場合、すて
にＰＰＭ＝／Ｏ００００００．ＰＩＭ＝１１１／Ｏ００
０．ＣＨＰＩＤＯ〜３＝００゜／Ｏ、Ｏｈ １１となっ
ている。ＳＰＭは、第５図の構成の場合、ＰＩＭと同じ
＜１１１／Ｏ０００とする。ＩＰＭはパス選択のアルゴ
リズムにより決定されるが、ＰＰＭが指定されていると
、それがそのまま設定される。即ち、本実施例ではＩＰ
Ｍ＝ ／Ｏ００００００となる０次に、ＣＰＵ１Ｏはメ
インストレージ２０のｌ０ＱＢ（第２図）をアクセスし
、そのエリア３４を起動すべきサブチャネル番号に書き
替え、さらにエリア３２を更新する（ステップ／Ｏ３）
、その後、ＣＰＵｌ０は信号線２１を通してＣＨＣｌ５
−１および１５−２を起動する（ステップ／Ｏ４）。
ＣＨＣｌ５−１および１５−２は、ＣＰＵ＠がらの起動
に応じて、あるいは常時メインストレージ２０のＩ Ｏ
ＱＢ ３０をサーチして、Ｉ／Ｏ起動処理要求のサブチ
ャネルを取り出す（ステップ２０１）、ここで、注意す
べきことは、ＣＨＣｌ５−１および１５−２は自チヤネ
ルパスに関する起動かどうかということは一切間頭にせ
ずに、ｌ０ＱＢ３０のエリア３３の内容にもとづいて５
ＢＣＢ４０をメインストレージ２０から読み出すことで
ある。いま、仮にＣＨＣｌ５−１がサブチャネル１４の
５ＢＣＢ４０を読み出したとする。
に応じて、あるいは常時メインストレージ２０のＩ Ｏ
ＱＢ ３０をサーチして、Ｉ／Ｏ起動処理要求のサブチ
ャネルを取り出す（ステップ２０１）、ここで、注意す
べきことは、ＣＨＣｌ５−１および１５−２は自チヤネ
ルパスに関する起動かどうかということは一切間頭にせ
ずに、ｌ０ＱＢ３０のエリア３３の内容にもとづいて５
ＢＣＢ４０をメインストレージ２０から読み出すことで
ある。いま、仮にＣＨＣｌ５−１がサブチャネル１４の
５ＢＣＢ４０を読み出したとする。
ＣＨＣｌ５−１は、５ＢＣＢ４０を読み出すと。
まず該当サブチャネル番号をＩ ＯＱＢ ３０からデキ
ューする（ステップ２０２）、これは、読み出し°た５
ＢＣＢ４０のキューポインタ４９で示されるサブチャネ
ル番号をＩ ＯＱＢ ３０のエリア３３に設定し、エリ
ア３２の値を−１することで達成される。このデキュー
処理により、他方のＣＨＣｌ５−２ではＩ／Ｏ起動処理
待ちの次のサブチャネルを取り出すことができる。デキ
ュー処理後。
ューする（ステップ２０２）、これは、読み出し°た５
ＢＣＢ４０のキューポインタ４９で示されるサブチャネ
ル番号をＩ ＯＱＢ ３０のエリア３３に設定し、エリ
ア３２の値を−１することで達成される。このデキュー
処理により、他方のＣＨＣｌ５−２ではＩ／Ｏ起動処理
待ちの次のサブチャネルを取り出すことができる。デキ
ュー処理後。
Ｃｌ−ＩＣ１５−１は、上記読み出した５ＢＣＢ４０の
ＩＰＭで示されるＣＨＰＩＤが自ＣＨＣ内のチャネルパ
スであるかどうか判定する（ステップ２０３）。もし自
ＣＨＣ内のチャネルバススでなければ１次のキューサー
チに行くが１本実施例の場合。
ＩＰＭで示されるＣＨＰＩＤが自ＣＨＣ内のチャネルパ
スであるかどうか判定する（ステップ２０３）。もし自
ＣＨＣ内のチャネルバススでなければ１次のキューサー
チに行くが１本実施例の場合。
ＩＰＭ＝／Ｏ００００００、ＣＨＰＩＤＯ＝ＯＯである
ため、ＣＨＣｌ５−１は１選択すべきチャネルパスが自
ＣＨＣの１６Ａであると認定し、該チャネルパス１６Ａ
の選択を試みる（ステップ２０４）、そして、選択し、
たチャネルパス１６Ａは使用中かどうか判定しくステッ
プ２０５）、使用中でなければ、該チャネルパス１６Ａ
を使用してＣｕＩ２−１．ｌ／Ｏ１８を起動し、入出力
処理を実行する（ステップ２０８）、入出力処理が終了
すると、５ＢＣＢ４０のＬＰＵＭにＩＰＭの内容を設定
する（ステップ２０９）。
ため、ＣＨＣｌ５−１は１選択すべきチャネルパスが自
ＣＨＣの１６Ａであると認定し、該チャネルパス１６Ａ
の選択を試みる（ステップ２０４）、そして、選択し、
たチャネルパス１６Ａは使用中かどうか判定しくステッ
プ２０５）、使用中でなければ、該チャネルパス１６Ａ
を使用してＣｕＩ２−１．ｌ／Ｏ１８を起動し、入出力
処理を実行する（ステップ２０８）、入出力処理が終了
すると、５ＢＣＢ４０のＬＰＵＭにＩＰＭの内容を設定
する（ステップ２０９）。
一方、ステップ２０５でチャネルパス１６Ａの使用中が
判定された場合、ＣＨＣｌ５−１は、あらかじめ定めら
れたＲｏｔａｔ、１ｏｌｎ Ａ Ｉｇｏｒｉｔ、ｈｍに
従いＩＰＭを変更する（ステップ２０６）、この処理で
は、ＳＰＭ及びＰＩＭを参照し、Ｒｏｔ、ａｔｉｏｌｎ
Ａ Ｉｇｏｒｉｔ、ｈ＋ｍで次に選択されるべきチャネ
ルパスとして、使用不可能なチャネルパスや物理的に接
続されていないチャネルパスが指定されないようにする
。同様にＬＰＵＭも参照し１次に選択されるべきチャネ
ルパスとして、最も新しく使用されたチャネルパスが指
定された場合、それはスキップするものとする。本実施
例の場合９次に選択すべきチャネルパスは、 Ｒｏｔ
、ａｔｉｏｌｎ Ａ Ｉｇｏｒｉｔｈｍに従いＣＨＰＩ
ＤＩの” ／Ｏ ”であり、しかも、ＳＰＭとＰＩＭは
いずれも”１１１／Ｏ０００”であるため、このＣＩ−
（１’ＩＤ１＝ＩＯのチャネルパス１６ＣはＬＰＵＭに
一致しないと仮定すると、ＣＨＣｌ５−１はＩＰＭを’
０／Ｏ０００００”に変更する。その後、ＣＨＣｌ５−
１は、当該サブチャネル１４のＩ／Ｏ起動処理を■○Ｑ
Ｂ３０に再びエンキューする（ステップ２０７）、エン
キュー処理では、再び、Ｉ／Ｏ起動処理を必要とする当
該サブチャネル番号と、ｌ０ＡＢ３０のエリア３４にあ
らためて設定すると同時に、それまで該エリア３４に保
持されていたサブチャネル番号に対応する５ＢＣＢのキ
ューポインタに設定する。この結果、ＣＨＣｌ５−２の
キューサーチで再びサブチャネル１４が読み出された時
、ＣＨＣｌ ５−２により、そのチャネルパス１６ｃを
用いてｌ／Ｏ１８が起動される。なお、エンキュー処理
後、ＣＨＣｌ５−１は次のキューサーチを実行する。
判定された場合、ＣＨＣｌ５−１は、あらかじめ定めら
れたＲｏｔａｔ、１ｏｌｎ Ａ Ｉｇｏｒｉｔ、ｈｍに
従いＩＰＭを変更する（ステップ２０６）、この処理で
は、ＳＰＭ及びＰＩＭを参照し、Ｒｏｔ、ａｔｉｏｌｎ
Ａ Ｉｇｏｒｉｔ、ｈ＋ｍで次に選択されるべきチャネ
ルパスとして、使用不可能なチャネルパスや物理的に接
続されていないチャネルパスが指定されないようにする
。同様にＬＰＵＭも参照し１次に選択されるべきチャネ
ルパスとして、最も新しく使用されたチャネルパスが指
定された場合、それはスキップするものとする。本実施
例の場合９次に選択すべきチャネルパスは、 Ｒｏｔ
、ａｔｉｏｌｎ Ａ Ｉｇｏｒｉｔｈｍに従いＣＨＰＩ
ＤＩの” ／Ｏ ”であり、しかも、ＳＰＭとＰＩＭは
いずれも”１１１／Ｏ０００”であるため、このＣＩ−
（１’ＩＤ１＝ＩＯのチャネルパス１６ＣはＬＰＵＭに
一致しないと仮定すると、ＣＨＣｌ５−１はＩＰＭを’
０／Ｏ０００００”に変更する。その後、ＣＨＣｌ５−
１は、当該サブチャネル１４のＩ／Ｏ起動処理を■○Ｑ
Ｂ３０に再びエンキューする（ステップ２０７）、エン
キュー処理では、再び、Ｉ／Ｏ起動処理を必要とする当
該サブチャネル番号と、ｌ０ＡＢ３０のエリア３４にあ
らためて設定すると同時に、それまで該エリア３４に保
持されていたサブチャネル番号に対応する５ＢＣＢのキ
ューポインタに設定する。この結果、ＣＨＣｌ５−２の
キューサーチで再びサブチャネル１４が読み出された時
、ＣＨＣｌ ５−２により、そのチャネルパス１６ｃを
用いてｌ／Ｏ１８が起動される。なお、エンキュー処理
後、ＣＨＣｌ５−１は次のキューサーチを実行する。
以上述べた通り、ＩＦ’Ｍを操作することにより。
ＣＨＣが２台以上存在する場合でも、Ｉ／Ｏ起動に使用
するチャネルパスの選択順を所期の狙い通り制御するこ
とが可能である。
するチャネルパスの選択順を所期の狙い通り制御するこ
とが可能である。
本発明によれば、複数のチャネル制御装置が互いに独立
にチャネルパスを選択するように構成されたチャネルサ
ブシステムにおいて、Ｉ／Ｏ起動に使用するチャネルパ
スの選択順を所期の狙い通りに制御できるため、入出力
経路の使用率の均衡化が可能となり、システム全体の処
理効率が向上する利点がもたらされる。
にチャネルパスを選択するように構成されたチャネルサ
ブシステムにおいて、Ｉ／Ｏ起動に使用するチャネルパ
スの選択順を所期の狙い通りに制御できるため、入出力
経路の使用率の均衡化が可能となり、システム全体の処
理効率が向上する利点がもたらされる。
第１図は本発明のチャネルバス選択方式の一実施例の動
作フロー図、第２図はＩ／Ｏ起動キュー制御ブロックの
フォーマット図、第３図はサブチャネル制御ブロックの
フォーマット図、第４図はチャネルサブシステムの概略
構成図、第５１！Ｉはチャネルサブシステムの具体的構
成図である。 ／Ｏ．１１・・・中央処理装置、 １２・・・チャネ
ルサブシステム、 １３・・・入出力制御装置、■
４・・サブチャネル、 １５・・・チャネル制御装置
、 １６Ａ−１６Ｄ・・・チャネルパス。 １７・・・チャネルスイッチ、 １８・・・入出力装
置。 ２０・・・メインストレージ、 ３０・・・Ｉ／Ｏ起
動キュー制御ブロック、 ４０・・サブチャネル制御
ブロック、 ４２〜４６・・・パスマスク。 第１図 ｃｐｕイー・Ｉ’ｌｑ［ｆ！
ＣＨＣｌｔｉｌ・ｓｅｒｖａｎｔ手続補正書
（方式） 収入印紙金額 ０円 昭和ω年４月／Ｏ遍
作フロー図、第２図はＩ／Ｏ起動キュー制御ブロックの
フォーマット図、第３図はサブチャネル制御ブロックの
フォーマット図、第４図はチャネルサブシステムの概略
構成図、第５１！Ｉはチャネルサブシステムの具体的構
成図である。 ／Ｏ．１１・・・中央処理装置、 １２・・・チャネ
ルサブシステム、 １３・・・入出力制御装置、■
４・・サブチャネル、 １５・・・チャネル制御装置
、 １６Ａ−１６Ｄ・・・チャネルパス。 １７・・・チャネルスイッチ、 １８・・・入出力装
置。 ２０・・・メインストレージ、 ３０・・・Ｉ／Ｏ起
動キュー制御ブロック、 ４０・・サブチャネル制御
ブロック、 ４２〜４６・・・パスマスク。 第１図 ｃｐｕイー・Ｉ’ｌｑ［ｆ！
ＣＨＣｌｔｉｌ・ｓｅｒｖａｎｔ手続補正書
（方式） 収入印紙金額 ０円 昭和ω年４月／Ｏ遍
Claims (1)
- （１）入出力装置の制御情報を記憶するエリア（以下、
サブチャネルという）と起動すべきサブチャネルのキュ
ーを記憶するエリア（以下、Ｉ／Ｏ起動キューブロック
という）を有する記憶装置、及び、それぞれ複数チャネ
ルパスに接続された２台以上のチャネル制御装置を具備
し、各チャネル制御装置が互いに独立に前記Ｉ／Ｏ起動
キューブロック及びサブチャネルを参照してチャネルパ
スを選択し、該チャネルパスを通して入出力装置を制御
するチャネルサブシステムにおいて、サブチャネル内に
、選択すべきチャネルパスを示す識別情報を保持し、且
つ、該識別情報をチャネル制御装置から変更可能とし、
チャネル制御装置は、サブチャネル内の前記識別情報に
従ってチャネルパスを選択し、該選択したチャネルパス
が使用中のとき識別情報を更新し、当該サブチャネルを
Ｉ／Ｏ起動キューブロックに再びキューイングすること
を特徴とするチャネルパス選択方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24683884A JPS61125666A (ja) | 1984-11-21 | 1984-11-21 | チャネルパス選択方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24683884A JPS61125666A (ja) | 1984-11-21 | 1984-11-21 | チャネルパス選択方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61125666A true JPS61125666A (ja) | 1986-06-13 |
| JPH0338614B2 JPH0338614B2 (ja) | 1991-06-11 |
Family
ID=17154446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24683884A Granted JPS61125666A (ja) | 1984-11-21 | 1984-11-21 | チャネルパス選択方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61125666A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6410368A (en) * | 1987-07-03 | 1989-01-13 | Nec Corp | Information processing unit |
| US4849468A (en) * | 1985-06-19 | 1989-07-18 | Toyoda Gosei Co., Ltd. | Adhesive compositions |
-
1984
- 1984-11-21 JP JP24683884A patent/JPS61125666A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4849468A (en) * | 1985-06-19 | 1989-07-18 | Toyoda Gosei Co., Ltd. | Adhesive compositions |
| JPS6410368A (en) * | 1987-07-03 | 1989-01-13 | Nec Corp | Information processing unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0338614B2 (ja) | 1991-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2525997B2 (ja) | Ｉ／ｏ割込みサブクラスの認識方法 | |
| US6185638B1 (en) | Method and system for dynamically assigning addresses to an input/output device | |
| US4939644A (en) | Input/output controller for controlling the sequencing of the execution of input/output commands in a data processing system | |
| CA1106074A (en) | Cache write capacity | |
| US6167459A (en) | System for reassigning alias addresses to an input/output device | |
| EP0199053B1 (en) | Input/output control system | |
| EP0069862A2 (en) | Page storage control methods and means | |
| US20050066125A1 (en) | Storage system and virtual private volume control method | |
| JPH06195293A (ja) | コンピュータ・システム | |
| US7269630B2 (en) | Automatically switching shared remote devices in a dense server environment thereby allowing the remote devices to function as a local device | |
| JP4672282B2 (ja) | 情報処理装置、及び情報処理装置の制御方法 | |
| EP0835491A2 (en) | Operating system for use with protection domains in a single address space | |
| US8972989B2 (en) | Computer system having a virtualization mechanism that executes a judgment upon receiving a request for activation of a virtual computer | |
| US7818478B2 (en) | Input/Output completion system for a data processing platform | |
| US7882283B2 (en) | Virtualization support in a multiprocessor storage area network | |
| US20020078163A1 (en) | Communicating between zones of a central processing complex | |
| JPS61125666A (ja) | チャネルパス選択方法 | |
| EP1288783A2 (en) | Methods and apparatus for collapsing interrupts | |
| WO2007094037A1 (ja) | 情報処理装置、システム制御装置および入出力リクエスト方法 | |
| US20010007114A1 (en) | Control apparatus and control method | |
| JPH01214939A (ja) | シングルチップマイクロコンピュータ | |
| JPH01237745A (ja) | チャネルパス選択方式 | |
| CN110780999A (zh) | 一种多核cpu的调度系统和方法 | |
| JPH08278953A (ja) | 計算機システムにおける排他制御方式 | |
| US5712975A (en) | Input/output cell in parallel computer and parallel computer system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |