JPH01237745A - チャネルパス選択方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子計算機のチャネルサブシステムにおけるチ
ャネルパス選択方式に関する。

〔従来の技術〕

ＩＢＭ社発行の刊行物「アイビーエム　システム／３７
ｏ　エクステンデッド　アキーテクチャプリンシプルブ
ー　オブ　オペレーション」（ｒ　Ｉ　Ｂ　Ｍ　　５ｙ
ｓｔｅ＋ｓ／　３７０　　Ｅｘｔｅｎｄｅｄ　　Ａｒ−
ｃｈｉｔｅｃｔｕｒｅ　　Ｐｒ１ｎｃｉｐｌｅｓ　　ｏ
ｆ　　０ｐｅｒａｔｉｏｎＪ　）（ＳＡ２２−７０８５
−０）に、入出力チャネルに関する新しい概念が、紹介
及び動作説明がなされている。これによれば、入出力処
理は、入出力装置と一対一に対応したサブチャネルとチ
ャネルパスを制御するチャネルサブシステムにより実行
される。チャネルサブシステムは、チャネルパスの選択
を行うために、プリファード　パス（Ｐｒ−ｓｆｅｒｒ
ｅｄ　　Ｐ　ａｔｈ）及びローテーションアルゴリズム
（Ｒｏｔａｔｉｏｎ　　Ａｌｇｏｒｉｔｈｍ）を使用し
ている。

プリファード　パス あらかじめ決められたチャネルが最初に選択され■／○
起動を試みる。このあらかじめ決められたチャネルパス
をプリファード　パスと呼ぶ。

プリファード　パスが使用できないとき、ローテーショ
ン　アルゴリズムと呼ばれるアルゴリズムによりパス選
択を試みる。

ローテーション　アルゴリズム あらかじめ決められた順に従い経路の選択を行う。例え
ば、第１図のチャネルパス１６Ａ、１６Ｂに対してＣＨ
ＰＩＤＯｏ、０１が割り当てられ、００．０１のローテ
ーション類が決められているとする。前回の入出力処理
でＣＨＰＩＤＯＯの経路１６Ａが使用されていたとする
と、その次のＩ／Ｏ起動は、次のローテーション類のＣ
ＨＰＩＤＯｌの経路１６Ｂが使用される。上記２つの概
念によりチャネルパスの効率的利用をめざしている、〔
発明が解決しようとする課題〕 このプリファード　パスおよびローテーションアルゴリ
ズムを使ってチャネルパスの効率的利用を最大限にはか
るために、その実現手法を決定する必要がある。

第１図において、２台のＣＨＣｌ５−１及び１５−２は
互いに独立したチャネル制御装置（ＣＨＣ）であり１例
えばＣＰＵｌ０はｌ／Ｏ１８の起動時１両方のＣＨＣｌ
５−１．１５−２を同時に起動する。この結果、各々の
ＣＨＣｌ５−１゜１５−２はサブチャネル１４の情報を
もとに、各ＣＨＣ配下のチャネルの起動を他のＣＨＣと
は独立に処理しようとする。ここで、チャネルパス１６
Ａ〜１６ＤをＣＨＰＩＤＯｏ、０１，／Ｏ゜１１とし、
仮にＣＨＰＩＤｏｌのＣＨＣｌ５−１配下のチャネルパ
ス１６Ｂに対してプリファードパスの指定がなされてい
るとする。この場合、ＣＨＣｌ５−２がＣＨＣｌ５−１
より先にサブチャネル１４のアクセスに成功すると、Ｃ
ＨＣｌ５−２では、自チャネルパス１６Ｇ、１６Ｄにプ
リンアート　パスの指定がないため、あらかじめ定めら
れたローテーション　アルゴリズムに従いチャネルパス
１６ｃあるいは１６Ｄを選択してｌ／Ｏ１８の起動を行
うことになる。前もってｌ／Ｏ１８を起動する場合、優
先して使用すべきチャネルパスとしてあらかじめ決めら
れたチャネルパス１６Ｂに先行して、ＣＨＣｌ５−２で
はチャネルパス１６Ｃあるいは１６Ｄを選択することに
なり、これは実現にあたってプリファード　パスの指定
による入出力経路の効率的な使用をはかる必要があるこ
とを意味する。

〔課題を解決するための手段〕

本発明の目的は、それぞれ独立にチャネルパスを選択す
るチャネル制御装置が複数台具備してなるシステムでの
チャネルパス使用率の均衡化を図り、システムの処理効
率を高めることにある。

〔作用〕

本発明は、プリファード　パスとは別に、プリファード
　パスを配下にもつチャネル制御装置がプリファード　
パスを使用して起動していないことを示す識別情報をサ
ブチャネルに格納すると共に、この識別情報を各ＣＨＣ
から変更できるようにする。Ｉｌｏの起動時、先にサブ
チャネルのアクセスに成功したＣＨＣが、プリファード
　パスで示されるチャネルパスが自分の配下にない場合
、上記識別情報をセットし、上記チャネルパスを配下に
もつＣＨＣがこのサブチャネルをアクセスするまで他の
ＣＨＣはこのサブチャネルに関する起動を行わない、上
記チャネルパスを配下に持っＣＨＣがこのサブチャネル
をアクセスした時、上記識別情報をリセットする。プリ
ファード　パスで示されるチャネルパスが使用中であれ
ばそれ以後ローテーション　アルゴリズムに従い、接続
するＣ　ＨＣ全てが各自のローテーション　アルゴリズ
ムに従い起動を行う。よって、上記識別情報を使用する
ことにより、必ずプリファード　パスで示されるチャネ
ルパスから起動可能かの試みが行えることになる。

〔実施例〕

本発明の一実施例を第２図乃至第４図を用いて説明する
。なお、実施例を示すためのシステムは。

第１図の構成をとるものとする。

第２図は第１図のメインストレージ２０に保持されてい
るＩ／Ｏ起動キューブロック（ＩＯＱＢ）３０のフォー
マットを示す。ロックバイト３１は、ＣＰＵからのキュ
ーイング処理と、ＣＨＣからのデキューイング処理、あ
るいは、ＣＨＣ同志のデキューイング処理のぶつかりを
防ぐため、ＣＰＵ／ＣＨＣからのアクセスを排他的に制
御するのに用いる。例えばロックバイト３１の所定ビッ
トがＩＩ　１　ｊｊの時、ｌ０ＱＢ３０は使用中を示す
。３２はキューイングされているＩ／Ｏ起動の数を示す
。

３３は、キューの先頭のサブチャネル番号、３４は末尾
のサブチャネル番号を示す。

第４図は、同じく第１図のメインストレージ２０に保持
されているサブチャネル１４の制御ブロック（ＳＢＣＢ
）を示す、５ＢＣＢ４０には入出力装置に必要な種々の
情報を含むが、ここでは。

本発明に関連するものについてのみ示す。

ロックバイト４１は上記Ｉ　ＯＱＢ　３０のロックバイ
ト３１と同様の目的を持ち、その所定ビットが“１”の
時、当該サブチャネルは使用中を示す。

バイト４２．４５〜４７はチャネルパスマスクである。

バイト４２は工／○起動のために使用できるチャネルパ
スマスク（以下ＳＰＭという）を示す６本例では、サブ
チャネル１４は、４本のチャネルパスを介してｌ／Ｏ１
８と接続されているとしているため、ビット０から３ま
で使用され。

ビットＯがＣＨＰＩＤ格納ブロック４８のＣＨＰＩＤＯ
に対応し、以下ビット１がＣＨＰ　Ｉ　Ｄ　１に。

ビット２がＣＨＰＩＤ２に、ビット３がＣＨＰ　ＩＤ３
に対応する。この対応関係は他のマスクバイト４３，４
５，４６，４７についても同様である。

Ｉ／Ｏ起動におけるチャネルパスは、常に物理的に接続
されているチャネルパスの任意のものを使用できるとは
限らない。ある種の入出力処理では、使用できるチャネ
ルパスを限定する必要が生じる。

本ＳＰＭは、Ｉ／Ｏ起動のために使用できるチャネルパ
スを指定するものであり、該当ビットが゛１″の場合、
対応するチャネルパスを使用可能であることを示す。バ
イト４５は最後に使用したチャネルパスを示すパスマス
ク（ＬＰＵＭ）であり、“１”がたっているビットに対
応するチャネルパスが最後に使用されたことを示してい
る０本ＬＰＵＭは、ローテーション　アルゴリズムの際
に、次の起動のために使用すべきチャネルを知るのに用
いる。バイト４６はプリファード　パスマス゛り（以下
ＰＰＭという）であり、パス選択のため先ず優先して使
用されるべきチャネルパスを示す。バイト４７はチャネ
ルパスの有効性マスク（以乍ＰＩＭという）であり、Ｃ
ＨＰＩＤｏ〜３の各チャネルパスの物理的な有効性を示
す。ビット４３は、ＣＰＵによって行われた起動につい
て、ＰＰＭで示されるチャネルの状態チエツクをいまだ
していないことを示す。以下ｗｐｐｓという。

ＣＰＵがＣＨＣを起動して、先にサブチャネルを読み出
したＣＨＣが配下にＰＰＭで示されるチャネルパスを持
たない時このビットはセットされ、ＰＰＭで示されるチ
ャネルパスを配下に持つＣＨＣがこのサブチャネルを読
み出した時リセットされる。ビット４４は、ＣＰＵがセ
ットしたこのサブチャネルについての起動要因がいずれ
のＣＨＣにも読み出されていないことを示している。以
下ＦＰという、ＣＰＵがＣＨＣを起動する時セットされ
、最初のＣＨＣがこのサブチャネルを読み出した時リセ
ットされる。上記チャネルパスマスクの内ＰＰＭとＰＩ
Ｍはシステム設置時に決められた値であり１通常のオペ
レーションでは変更されない。第１図の構成では、ＰＰ
Ｍ＝／Ｏ００００００、ＰＩＭ＝１１１／Ｏ０００であ
る。

４バイトからなるブロック４８はＣ・ＨＰ　Ｉ　Ｄ。

〜３を格納するのに用いられる。ここでは、ブロック４
８の各バイトは２ビツトずつ使用されるとし、第１図の
構成の場合、ＣＨＰＩＤＯ〜３はそれぞれ“００”、“
０１”　Ｊ　Ｑｌｌ　、　　Ｊ　ｌ１１となる。ローテ
ーション　アルゴリズムの順序もこれに従う。ＣＨＰＩ
Ｄｏ〜３の内容もシステム設置時に決めらる値であり、
通常のオペレーションでは変更されない。

キューポインタ９は、Ｉ／Ｏ起動のキューを構成するた
めに用い１本サブチャネルの次にキューイングされてい
るサブチャネル番号を示す。

第２図は、本発明のチャネルパス選択方式の動作フロー
である。仮にＣＰＵｌ０でＩ／Ｏ起動命令が発行される
とすると（ステップ／Ｏ１）、ＣＰＵｌ０はメインスト
レージ２０のサブチャネル１４をアクセスし、入出力処
理に必要な情報を起動されたそのサブチャネルの５ＢＣ
Ｂ４０　（第４図）に格納する（ステップ／Ｏ２）。　
ステップ／Ｏ２の処理には、ＳＰＭの作成およびＦＰの
セットが含まれる。ＰＰＭ、ＰＩＭおよびＣＨＰＩＩＩ
Ｏ〜３はシステム設置時に決められ、第１図の構成の場
合、すでにＰＰＭ＝／Ｏ００００００゜ＰＩＭ＝１１１
／Ｏ０００．ＣＨＰＩＤＯ〜３＝００．０１，／Ｏ．１
１となっている。ＳＰＭは、第１図の構成の場合、ＰＩ
Ｍと同じ＜１１１／Ｏ０００とする。次に、ＣＰＵｌ０
はメインストレージ２０のｌ０ＱＢ　（第３図）をアク
セスし、そのエリア３４を起動すべきサブチャネル番号
に書き替え、さらにエリア３２を更新する（ステップ／
Ｏ３）。その後、ＣＰＵｌ０は信号線２１を通してＣＨ
Ｃｌ５−１および１５−２を起動する（ステップ／Ｏ４
）。

ＣＨＣｌ５−１および１５−２は、ＣＰＵ側からの起動
に応じて、あるいは常時メインストレージ２０のｌ０Ｑ
Ｂをサーチして、Ｉ／Ｏ起動処理要求のサブチャネルを
取り出す（ステップ２０１）。

ここで、注意すべきことは、ＣＨＣｌ５−１および１５
−２は自チヤネルバスに関する起動かどうかということ
は一切問題にせずに、Ｉ　ＯＱＢ　３０のエリア３３の
内容にもとづいて５ＢＣＢ４０をメインストレージから
読み出すことである。いま、仮にＣＨＣｌ５−１が先に
サブチャネル１４の５ＢＣＢ４０を読み出したとする。

ＣＨＣｌ５−１は、５ＢＣＢ４０を読み出すと。

まず該当サブチャネル番号をＩ　ＯＱＢ　３０からデキ
ューする（ステップ２０２）。　これは、読み出した５
ＢＣＢ４０のキューポインタ４９で示されるサブチャネ
ル番号をＩ　ＯＱＢ　３０のエリア３３に設定し、エリ
ア３２の値を−１することで達成される。このデキュー
処理により、他方のＣＨＣｌ５−２ではＩ／Ｏ起動処理
待ちの次のサブチャネルを取り出すことができる。デキ
ュー処理後、ＣＨＣｌ’５−１は、上記読み出した５Ｂ
ＣＢ４０のＰＰＭで示されるＣＨＰＩＤが自ＣＨＣ内の
チャネルパスであるかどうか判定する（ステップ２０３
）。本実施例の場合、ＰＰＭ＝／Ｏ００００００、ＣＨ
ＰＩＤＯ＝００であるため、ＣＨＣｌ５−１は、選択す
べきチャネルパスが自ＣＨＣの１６Ａであると認定し、
該チャネルパス１６Ａの選択を試みる（ステップ２０４
）、　　そして１選択したチャネルパス１６Ａは使用中
かど・うか判定しくステップ２０５）、使用中でなけれ
ば該チャネルパス１６Ａを使用してＣｕＩ２−１．ｌ／
Ｏ１８を起動し、入出力処理を実行する（ステップ２０
７）。入出力処理が終了すると、５ＢＣＢ４ｏのＬ　Ｐ
　Ｕ　ＭにＰＰＭの内容を設定しくステップ２０８）、
　　５ＢＣＢ４０内のＷＰＰＳ、ＦＰをリセットする（
ステップ２０９）。

一方、ステップ２０３においてＰＰＭで示されるチャネ
ルパスが自ＣＨＣ配下にない場合、すなわち自ＣＨＣが
１５−２のような場合、上記チャネルパスを配下に持つ
１５−１がすでにＳ　ＢＣＢ４０をアクセスしたかどう
かをチエツクする。つまり先にアクセスしたのが自ＣＨ
ＣでいまだＣＨＣｌ５−１はアクセスしていないか（ス
テップ２／Ｏ）、　ＣＰＵの起動後、自ＣＨＣが最初に
アクセスしたか（ステップ２１１）をチエツクする。

もし最初に５ＢＣＢ４０をアクセスしたＣＨＣが、自Ｃ
ＨＣｌ５−２であれば、ｗｐｐｓをセットしくステップ
２１２）ＣＨＣｌ５−１がアクセスするのを待つ、その
後、ＣＨＣｌ５−２は、当該サブチャネル１４のＩ／Ｏ
起動処理をＩ　ＯＱＢ　３０に再びエンキューする（ス
テップ２１３）。また、もしＣＨＣｌ５−１が既′に５
ＢＣＢ４０をアクセスし当該チャネルパスが使用中のた
め起動できなかった場合、ＣＨＣｌ５−２はステップ２
１１からステップ２０４に制御を移し、ローテーション
アルゴリズムに従いバス選択を行う。なおエンキュー処
理では、再び、Ｉ／Ｏ起動処理を必要とする当該サブチ
ャネル番号を、工○ＱＢ３０のエリア３４にあらためて
設定すると同時に、それまで該エリア３４に保持されて
いたサブチャネル番号に対応する５ＢＣＢのキューポイ
ンタを設定する。

この結果、ＣＨＣｌ５−１および１５−２のキューサー
チで再びサブチャネル１４が読み出された時、ステップ
２０１乃至２１３の制御にて入出力処理が再度行われる
。

以上述べた通り、ＷＰＰＳ、ＦＰを操作することにより
、ＣＨＣが２台以上存在する場合でも、Ｉ／Ｏ起動に使
用するチャネルパスの選択順を初期の狙い通り制御する
ことが可能である。

〔発明の効果〕

本発明によれば、複数のチャネル制御装置が互いに独立
したチャネルパスを選択するように構成されたチャネル
サブシステムにおいて、Ｉ／Ｏ起動に使用するチャネル
パスのうち最優先で使用すべきチャネルパスを比較的簡
単に選択できる。

【図面の簡単な説明】

第１図は本発明の一実施例の概略構成図、第２図は本発
明のチャネルパス選択方式の一実施例の動作フロー図、
第３図はＩ／Ｏ起動キュー制御ブロックのフォーマット
図、第４図はサブチャネル制御ブロックのフォーマット
図である。 ／Ｏ．１１・・・中央処理装置、１３・・・入出力制御
装置、１４・・・サブチャネル、１５・・・チャネル制
御装置、１６・・・チャネルパス、１７・・・チャネル
スイッチ、１８・・・入出力装置、２０・・・メインス
トレージ、２１．２２・・・起動インタフェース、３０
・・・Ｉ／Ｏ起動キュー制御ブロック、４０・・・サブ
チャネル制御ブロック。 第２目

Claims (1)

【特許請求の範囲】
1. １、入出力装置の制御情報を記憶するエリアであるサブ
   チャネルと起動すべきサブチャネルのキューを記憶する
   エリアであるＩ／Ｏ起動キューブロックを有する記憶装
   置、及びそれぞれ複数チャネルパスに接続された２台以
   上のチャネル制御装置を具備し、各チャネル制御装置が
   互いに独立に前記Ｉ／Ｏ起動キューブロック及びサブチ
   ャネルを通して入出力装置を制御するチャネルサブシス
   テムにおいて、サブチャネル内に、優先的に選択すべき
   チャネルパスを示す制御情報と選択可能な全てのチャネ
   ルパスを示す制御情報を保持し、且つ上記優先的に選択
   すべきチャネルパスを制御できるチャネル制御装置が起
   動を行うまで他のチャネル制御装置が当該サブチャネル
   に関する起動を行うことを抑止する制御情報を具備し、
   この制御情報は、上記優先的に選択すべきチャネルパス
   を選択した時更新することで該チャネルパスから他チャ
   ネルパスへパス選択を開始することを特徴としチャネル
   パス選択方式。