JPH0338092A - セラミツク回路基板の製造法 - Google Patents

セラミツク回路基板の製造法

Info

Publication number
JPH0338092A
JPH0338092A JP17337989A JP17337989A JPH0338092A JP H0338092 A JPH0338092 A JP H0338092A JP 17337989 A JP17337989 A JP 17337989A JP 17337989 A JP17337989 A JP 17337989A JP H0338092 A JPH0338092 A JP H0338092A
Authority
JP
Japan
Prior art keywords
ceramic
circuit board
resist film
chloride solution
ceramic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17337989A
Other languages
English (en)
Inventor
Yukihisa Hiroyama
幸久 廣山
Masayoshi Ikeda
正義 池田
Minoru Taniguchi
谷口 穣
Ritsuo Yokoyama
横山 律夫
Tetsuya Okishima
沖島 哲哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP17337989A priority Critical patent/JPH0338092A/ja
Publication of JPH0338092A publication Critical patent/JPH0338092A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はセラミック回路基板の製造法に関する。
(従来の技術) 従来セラミックスの表面に導体回路を形成し。
さらにその上面に低融点ガラス、フェノール樹脂。
ポリイミド樹脂等を焼き付けて絶縁被膜を形成したセラ
ミック回路基板を製造する場合、セラミックスをHP、
 HBF4  等の溶液に浸漬してセラミックスの表面
を粗化するか又はNaOH,KOH等の溶融アルカリに
浸漬してセラミックスの表面を粗化した後、:無電解め
っき法、さらに必要に応じて行う電解めっき法で粗化し
たセラミックス表面に直接金属被膜を析出させ、その上
面にレジスト膜を形成し、露光、現像後塩化第2銅溶液
又は塩化第2鉄溶液を用いてエツチングを行って導体回
路を形成し、さらにその上面に低融点ガラス、フェノー
ル樹脂、ポリイミド樹脂等を塗布し、それを焼き付けて
絶縁被膜を形成してセラミック回路基板を製造していた
(発明が解決しようとする課題) 上記の方法によれば金属被膜とセラミックスとはごく一
部良好な密着力を有するものもあるが。
一般的には金属被膜とセラミックスとの密着力が弱く、
またばらつきが多く、導体回路が剥離したう腐食すると
いう欠点がある。
本発明は上記の欠点のないセラミック回路基板の製造法
を提供することを目的とするものである。
(課題を解決するための手段) 本発明者らは上記の欠点について種々検討した結果、エ
ツチング液としてpH2,2〜2..5に調整した塩化
第2銅溶液を用い、さらに絶縁被膜を形成する前にアン
モニア水への浸漬及び純水煮沸洗浄すれば、金属被膜と
セラミックスとの密着力に優れ、またばらつきが少なく
、導体回路の剥離。
腐食などが生じないセラミック回路基板が得られること
を見出した。
本発明はセラミックスの表面を粗化した後無電解めっき
法によう金属被膜を形成し、ついで金属被膜の上面にレ
ジスト膜を形成し、しかる後露光。
現像、pHが220〜250の塩化第2銅溶液によるエ
ツチング、さらにレジスト膜の剥離を行い金属被膜の必
要な部分のみを残して導体回路を形成後アンモニア水へ
の浸漬及び純水煮沸洗浄し。
ついで導体回路の上面に絶縁被膜を形成するセラミック
回路基板の製造法に関する。
本発明においてアンモニア水への浸漬時間は。
液温か20〜40℃のアンモニア水中に1分以上浸漬す
ることが好會しく、また純水煮沸洗浄時間は5分以上行
うことが好筐しい。
塩化第2銅溶液のpHは22〜25の範囲であることが
必要とされ、この範囲外であると金属被膜とセラミック
スとの密着力が弱く、導体回路の剥離が生じるという欠
点が生じる。
本発明において必要に応じ、導体回路の上面に電気(電
解)めっき法でニッケル及び金の被膜が形成される。
(実施例) 以下本発明の詳細な説明する。
実施例1.比較例1 寸法が5oxso−で厚さが0.8 mのアルミナセラ
ミック基板(日立化成工業製、商品名)・ロツクス55
2)を脱脂液(日立化成工業製、商品名HCR201)
で洗浄し、乾燥後NH4F 109(40,5重量9k
 ) 、  (NH4)!8041 g (4,1重量
嘩)、濃HsSO42ml (14,9重量%)及びH
zolomj(40,5重量優)の混合溶液(液温40
℃)中に20分間浸漬して粗化を行った。ついで流水中
で充分に水洗し、乾燥後350℃に加熱したNa OH
融液中に5分間浸漬して再粗化を行った。
その後濃度10重量嘩のH雪80a溶液中に5分間浸漬
し、超音波(出力30 GW)による振動エネルギーを
付与し、セラミックス表面を中和し、ついで水洗を行い
、さらに無電解鋼めっきを3時間行い、厚さ7μmの銅
の被膜を形成した。なおめっき液は124で第1表に示
す組成のものを用いた。
めっき後感光性レジストフィルム(日立化成工業製、商
品名PHT−862  AP−40)を前記鋼の被膜上
の全面に貼付し、さらにその上面に得られる導体回路と
同形状に透明な部分を形成したネガフィルムを貼ぜし、
露光してネガフィルムの透明な部分の下面に配設した感
光性レジストフィルムを硬化させた。ついでネガフィル
ムを取り除き、さらに現像して硬化していない部分、詳
しくは露光していない部分の感光性レジストフィルムを
除去し、pHをそれぞれ0.5.1.0.1.8.2.
2゜25及び28に調整した塩化第2銅エツチング溶液
でエツチングを行い導体回路として不必要な部分の銅の
被膜を除去した。その後濃度5重量嘩のNaOH溶液で
硬化している感光性レジストフィルムを剥離し、液温が
25℃で濃度が25重量多のアンモニア水中に5分間浸
漬し、さらに純水煮沸中で10分間洗浄して導体回路を
形成した。
次に従来公知の方法で電気ニッケルめっき(ワット浴)
を10分間行い、厚さ2μmのニッケルの被膜を形成し
、その後従来公知の方法で電気金めつき(日本高純度化
学製、商品名テンペレジスト7T、Au :B、Og/
l)を行い、厚さ1.0μmの金の被膜を形成した。
めっき後、導体回路上に形成したニッケル及び金の被膜
を覆うように低融点ガラス(日本電気硝子製、商品名P
LS−3132)を塗布し、乾燥後、400℃で10分
間焼成して絶縁被膜を形成したセラミック回路基板を得
た。
次に上記で得た回路基板を各々5ケ使用し密着強度を測
定した。その結果を第1図に示す。その結果、第1図か
ら明らかなようにpHが2.、O〜2.5の範囲の塩化
第2銅溶液を用いてエツチングしたセラミック回路基板
は、密着強度に優れ、ばらつきが少ないことがわかる。
また外観を観察したところ導体回路の剥離は見られなか
った。これに対しpHが20未満の塩化第2銅溶液を用
いてエツチングしたセラミック回路基板は、密着強度が
弱く、シかもばらつきが多いことがわかる。−方pHが
25を越える塩化第2銅溶液を用いてエツチングしたセ
ラミック回路基板は、密着強度に優れ、ばらつきも少な
かったが、エツチング効果が少なく導体回路間に接触部
分が生じ9通電時にショートするという欠点が生じる。
比較例2 アンモニア水への浸漬及び純水煮沸中での洗浄処理を除
いた以外は実施例1.比較例1と同様の工程を経てセラ
ミック回路基板を得た。
次に上記で得た回路基板を温度が85℃で、湿度が85
%の条件の高温高湿試験器に1000時間入れ次後外観
を観察したところ、全てのセラミック回路基板に腐食が
確認された。
(発明の効果) 本発明の製造法によって得られるセラミック回路基板は
、金属被膜との密着強度に優れ、tたばらつきが少なく
、導体回路の剥離、腐食などが生じ逢いため工業的に極
めて好適なセラミック回路基板である。
【図面の簡単な説明】
第1図は塩化第2銅溶液のpHと密着強度との関係を示
すグラフである。

Claims (1)

    【特許請求の範囲】
  1. 1 セラミツクスの表面を粗化した後無電解めつき法に
    より金属被膜を形成し,ついで金属被膜の上面にレジス
    ト膜を形成し,しかる後露光,現像,pHが2.2〜2
    .5の塩化第2銅溶液によるエツチング,さらにレジス
    ト膜の剥離を行い金属被膜の必要な部分のみを残して導
    体回路を形成後アンモニア水への浸漬及び純水煮沸洗浄
    し,ついで導体回路の上面に絶縁被膜を形成することを
    特徴とするセラミツク回路基板の製造法。
JP17337989A 1989-07-05 1989-07-05 セラミツク回路基板の製造法 Pending JPH0338092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17337989A JPH0338092A (ja) 1989-07-05 1989-07-05 セラミツク回路基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17337989A JPH0338092A (ja) 1989-07-05 1989-07-05 セラミツク回路基板の製造法

Publications (1)

Publication Number Publication Date
JPH0338092A true JPH0338092A (ja) 1991-02-19

Family

ID=15959306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17337989A Pending JPH0338092A (ja) 1989-07-05 1989-07-05 セラミツク回路基板の製造法

Country Status (1)

Country Link
JP (1) JPH0338092A (ja)

Similar Documents

Publication Publication Date Title
US3698940A (en) Method of making additive printed circuit boards and product thereof
US3854973A (en) Method of making additive printed circuit boards
US3666549A (en) Method of making additive printed circuit boards and product thereof
US4444619A (en) Method of producing printed circuits
US4430154A (en) Method of producing printed circuit boards
US3240684A (en) Method of etching rhodium plated metal layers and of making rhodium plated printed circuit boards
USRE28042E (en) Method of making additive printed circuit boards and product thereof
JPH04242036A (ja) チップ型ヒューズの製造法
JPH0338092A (ja) セラミツク回路基板の製造法
JPH032833B2 (ja)
JPS62230996A (ja) アルミニウム基板にめつきをする方法
JPH03161956A (ja) 半導体素子搭載用配線板及びその製造法
JPH03270193A (ja) プリント基板の製造方法
JPH02130891A (ja) セラミツク回路基板の製造法
JPH0350172A (ja) セラミック配線板の製造法
JPH03201591A (ja) セラミック回路基板及びその製造法
JPS63149392A (ja) 電解Niめつき方法
JP2726992B2 (ja) 回路基板等の成形品の製法
JPS62190793A (ja) セラミツク配線板の製造法
JPS62230990A (ja) 印刷配線板の製造法
JPH01124286A (ja) プリント配線板の製造法
JPH04209591A (ja) セラミック回路基板の製造法
JPS59995B2 (ja) 印刷配線板の製造方法
JPS61163693A (ja) プリント配線板の製造方法
JPS62223083A (ja) セラミツクスの表面粗化法