JPH04209591A - セラミック回路基板の製造法 - Google Patents

セラミック回路基板の製造法

Info

Publication number
JPH04209591A
JPH04209591A JP40022690A JP40022690A JPH04209591A JP H04209591 A JPH04209591 A JP H04209591A JP 40022690 A JP40022690 A JP 40022690A JP 40022690 A JP40022690 A JP 40022690A JP H04209591 A JPH04209591 A JP H04209591A
Authority
JP
Japan
Prior art keywords
film
circuit board
conductor wiring
ceramic circuit
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP40022690A
Other languages
English (en)
Inventor
Yukihisa Hiroyama
幸久 廣山
Masayoshi Ikeda
正義 池田
Tetsuya Okishima
沖島 哲哉
Ritsuo Yokoyama
横山 律夫
Tsutomu Watabiki
綿引 努
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP40022690A priority Critical patent/JPH04209591A/ja
Publication of JPH04209591A publication Critical patent/JPH04209591A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[00011
【産業上の利用分野]本発明は、高密着強度を有し高周
波特性に優れるセラミック回路基板の製造法に関する。 [0002] 【従来の技術】従来のセラミック回路基板は、誘電率(
ε)及び誘電損失(tanδ)の比較的小さなアルミナ
などのセラミック基板の表面に無電解めっき法でCuの
導体を形成するか又は蒸着法、スパッタ法等でセラミッ
ク基板の表面にCr、Ti等の薄い金属被膜を形成後、
その上面に上記と同様の蒸着法、スパッタ法等でCUの
導体を形成し、この後エツチングなどの方法で導体配線
を形成して製造していた。 [0003]
【発明が解決しようとする課題】しかしながら前者の方
法では、導体配線にふくれが発生し易い、セラミック基
板と導体配線との密着強度が弱いという欠点が生じ、ま
た後者の方法では、エツチング効果が不充分である、製
造コストが高価となる、セラミック基板と導体配線との
密着強度が弱い、高周波伝送損失が18GHzで0. 
10dB/cm以上になる等の欠点が生じる。 [0004]上記に示す他にセラミック基板の表面をH
F、 HBF、等の溶液で粗化した後無電解めっき法で
CUの導体を形成し、この後エツチングなどの方法で導
体配線を形成してセラミック回路基板を製造する方法が
あるが、この方法においてもセラミック基板と導体配線
との密着強度が弱く、しかもそのばらつきが大きいため
高信頼性が要求される電子部品には使用できないという
問題がある。 [0005]本発明は上記のような欠点のないセラミッ
ク回路基板の製造法を提供することを目的とするもので
ある。 [0006]
【課題を解決するための手段】本発明は粗化されたセラ
ミック基板の表面に無電解めっき法でNi−Bの被膜を
形成し、さらにこの上面に無電解めっき法及び/又は電
気めっき法でCuの被膜を形成した後、酸素含有量が0
.0005〜21体積%中の雰囲気中で200〜110
0℃の温度で熱処理し、ついでCuの被膜の上面にレジ
スト膜を形成し、しかる後Cuの被膜の上面にレジスト
膜を形成し、露光、現像、エツチング、レジスト膜の剥
離をし、NiBの被膜及びCuの被膜の必要な部分のみ
を残して導体配線を形成するセラミック回路基板の製造
法に関する。 [0007]本発明においてセラミック基板の材質とし
てはアルミナ、PZT (鉛、ジルコニア及びチタンを
主成分としたもの)、ムライト、チッ化アルミニウム等
が用いられる。 [0008]セラミツク基板の表面を粗化する方法につ
いては特に制限はないが、セラミック基板を融点以上の
温度に加熱したアルカリ融液中に30秒以上浸漬して粗
化すれば作業性に優れ、またばらつきが少なく、均一に
粗化することができるので好ましい。 [0009] Ni−Bの被膜は、無電解めっき法で形
成するものとし、電気めっき法ではリード端子を必要と
するため工程が煩雑となり、まためっきの厚さにばらつ
きが生じ、他の蒸着法、スパッタ法では特殊な装置を必
要とするため高価になるという欠点が生じる。 [0010]Ni−Bの被膜の厚さについては特に制限
はないが、0.05〜048μmの厚さであれば高周波
帯域で使用する場合、高周波伝送損失が少なくなるので
好ましい。 [0011]Cuの被膜は、無電解めっき法又は電気め
っき法若しくは無電解めっき法と電気めっき法とを組み
合わせて形成することができる。なお、蒸着法、スパッ
タ法では特殊な装置を必要とするため高価となり不適で
ある。 [0012]Cuの被膜の厚さについても特に制限はな
く、作業性の面から5〜30μmの範囲であることが好
ましい。 [0013]熱処理を行うときの雰囲気は、酸素含有量
がo、ooos〜21体積に中の雰囲気中で行うことが
必要とされ、0.0005体積%未満であると導体配線
との密着強度が低下し、21体積%を越えると導体配線
が酸化して回路基板として使用できないという欠点が生
じる。また熱処理温度は、200〜1100℃の範囲と
され、この温度範囲以外の温度で熱処理するとセラミッ
ク基板と導体配線との密着強度が低下する。なお熱処理
時間は、熱処理温度により適宜選定されるが5〜60分
で行うことが好ましい。 [0014] レジスト膜は、熱硬化性のレジストをC
uの被膜の上面にスクリーン印刷し、加熱、硬化して形
成してもよく、感光性レジストフィルムを金属被膜上に
貼付して形成してもよく特に制限はない。 [0015]
【実施例】以下本発明の詳細な説明する。 [0016]実施例1 寸法が94X114mmで厚さが0.8mmのアルミナ
セラミック基板(京セラ製、商品名A−493)を脱脂
液(日立化成工業製、商品名HCR−201)で洗浄し
、乾燥後350℃に加熱した混合溶融塩(モル比でNa
OH:KOH=9 : 1)中に5分間浸漬してアルミ
ナセラミック基板の表面を均一に粗化した。 [0017]この後濃度10重量%のH2SO4溶液中
に5分間浸漬し、超音波(出力300W)による振動エ
ネルギーを付与し、ついでアルミナセラミック基板の表
面を中和し、水洗後熱電解Ni−Bめっき(ワールドメ
タル製、商品名二ポロン、MNP  N2)を30分間
行い、図1に示すようにアルミナセラミック基板1の表
面に厚さ0. 5μmのNi−Bの被膜2を形成した。 [0018]次に電気Cuめつき(荏原電産製、商品名
PC−636)を30分間行い、Ni−Bの被膜2の上
面に厚さ15μmのCuの被膜3を形成した。 [0019]この後連続焼成炉で酸素濃度が0. 5体
積%の条件で500℃、20分間熱処理を行い、ついで
濃度10重量%のH2SO4溶液で酸洗後、感光性レジ
ストフィルム(日立化成工業製、商品名PHT−862
AF−40)を前記Cuの被膜3上に全面貼付し、さら
にその上面の片側の面には得られる導体回路と同形状に
透明な部分を形成したネガフィルム貼付し、また他の面
には全面透明なネガフィルムを貼付し、しかる後露光し
てネガフィルムの透明な部分の下面に配設した感光レジ
ストフィルムを硬化させた。 [00201次にネガフィルムを取り除き、さらに硬化
していない部分、詳しくは露光していない部分の感光性
レジストフィルムを現像して除去し、CuCl2エツチ
ング溶液を用い、スプレーエツチング法でエツチングを
行い導体配線として不必要な部分のNi−Bの被膜2及
びCuの被膜3を除去した。 [0021]この後濃度5重量%のNaOH溶液で硬化
している感光性レジストフィルムを剥離し、純水で洗浄
後、乾燥して寸法が2×2Mの導体配線4を形成したセ
ラミック回路基板を得た。 [0022]上記で得たセラミック回路基板を濃度10
重量%のH2SO4溶液で酸洗し、ついで濃度10重量
%の(NH4) z Sz Os溶液でソフトエツチン
グ後、無電解−次Auめっき(EEJA製、商品名レク
トロレスプレップ、液温90℃)を5分間行い、導体配
線4の表面に厚さ0.08μmのAuの被膜を形成した
。ついで濃度10重量%のH2SO4溶液で酸洗した後
、無電解二次AUめっき(上材工業製、ゴーベルII、
液温60℃)を12分間行い、さらに厚さ0. 5μm
のAuの被膜を厚付けした複合セラミック回路基板を得
た。 [0023]次にAuの被膜を厚付けした複合セラミッ
ク回路基板20ケを使用し、プル試験法により密着強度
を測定した。以下の実施例及び比較例においても同様の
方法で密着強度を測定した。その結果28〜36MPa
の範囲で、平均値が33MPaの密着強度を示し良好で
あった。また外観を観察したが導体配線にふくれは見ら
れなかった。 [0024]さらにウィルトロン製のスイーブジュネレ
ータ6647Aとスカラネットワークアナライザ560
Aとを用いて高周波伝送損失を測定したところ18GH
2で0.06dB/cmであった。 [0025]比較例1 混合溶融塩でアルミナセラミック基板の表面を粗化する
工程を省いた以外は、実施例1と同様の工程を経てAU
の被膜を厚付けした複合セラミック回路基板を得た。 [0026]得られた複合セラミック回路基板の外観を
観察したところ導体配線にふくれが発生し、取り扱い中
に導体配線が剥離した。なお密着強度及び高周波伝送損
失は、導体配線にふくれが発生したため測定はしなかっ
た。 [0027]比較例2 実施例1の表面を均一に粗化したアルミナセラミック基
板を脱脂液(日立化成工業製、商品名HCR−201)
で洗浄した後、濃度10重量%のHCI溶液中に浸漬し
、ついで活性化処理溶液(日立化成工業製、商品名H3
−201B)で活性化処理した後、めっき密着促進処理
溶液(日立化成工業製、商品名ADP−301)に浸漬
してめっき密着促進処理を行った。 [00281次に無電解Cuめっき(日立化成工業製、
商品名Cu5t−1000)を7時間行い、アルミナセ
ラミック基板の表面に厚さ15μm(7)Cuの被膜を
形成した [0029]以下実施例1と同様の工程を経てAuの被
膜を厚付けした複合セラミック回路基板を得た。 [00301得られた複合セラミック回路基板の密着強
度を測定したところ、0〜11MPaの範囲で、平均値
が5.9MPaと弱く、ばらつきが大きかった。また外
観を観察したところ導体配線の所々に微小なふくれが発
生していた。なお高周波伝送損失は、導伝配線に微小な
ふくれが発生したため測定はしなかった。 [0031]比較例3 熱処理をN2雰囲気中で行った以外は、実施例1と同様
の工程を経てAuの被膜を厚付けした複合セラミック回
路基板を得た。 [0032]得られた複合セラミック回路基板の密着強
度を測定したところ、1. 0〜11.8MPaの範囲
で平均値が3.9MPaと弱く、取り扱い中に導体配線
の一部が剥離した。なお高周波伝送損失は0.06dB
/cmであった。 [0033]比較例4 熱処理工程を省いた以外は、実施例1と同様の工程を経
てAuの被膜を厚付けした複合セラミック回路基板を得
た。 [0034]得られた複合セラミック回路基板の密着強
度を測定したところ、4.9〜24.5MPaの範囲で
平均値が12.7MPaと弱く、ばらつきが太きかった
。また外観を観察したが導体配線にふくれは見られなか
った。これは熱処理を行わないためと考えられる。なお
高周波伝送損失は0.07dB/cmてあった。 (0035]比較例5 熱処理を1200℃の温度で行った以外は、実施例1と
同様の工程を経てAuの被膜を厚付けした複合セラミッ
ク回路基板を得た。 [0036]得られた複合セラミック回路基板の外観を
観察したところ、NiとBとの分解により導体配線の酸
化が著しく、クラックが生じ配線板として使用できない
状態であった。なお密着強度及び高周波伝送損失は、導
体配線の酸化が著しく、クラックが生じたため測定はし
なかった。 [0037]比較例6 実施例1で行った無電解Ni−Bめっきに代えて無電解
Ni−Pめっき(日本カニゼン製、商品名S−680)
を行った以外は、実施例1と同様の工程を経てAuの被
膜を厚付けした複合セラミック回路基板を得た。 [0038]得られた複合セラミック回路基板の密着強
度を測定したところ17.6〜32.3MPaの範囲で
、平均値が24.5MPaの密着強度を示し良好で、導
体配線にふくれは見られなかったが、高周波伝送損失は
0.13dB/cmと損失が大きかった。 [0039]Crを1000への厚さに、そしてその上
面にCuを1μmの厚さに蒸着法で導体配線を形成した
以外は、実施例1と同様の工程を経てAuの被膜を厚付
けした複合セラミック回路基板を得た。 [00401得られた複合セラミック回路基板の密着強
度を測定したが強度が弱くほとんどが測定不可能であっ
た。また高周波伝送損失も0.11dB/cmと損失が
大きかった。また外観を観察したところ導体配線にごく
わずかに微妙なりラックが生じていた。 [00411実施例2 実施例1で用いたアルミナセラミック基板に代えて鉛、
ジルコニア及びチタンを主成分としたPZTセラミック
基板(日立化成工業製、非売品)を用いた以外は、実施
例1と同様の工程を経てAuの被膜を厚付けした複合セ
ラミック回路基板を得た。 [0042]得られた複合セラミック回路基板の密着強
度を測定したところ、24.5〜35.3MPaの範囲
で、平均値が31.4MPaの密着強度を示し、高周波
伝送損失も0.14dB/cmと良好であった。また外
観を観察したが導体配線にふくれは見られなかった。 (0043]比較例8 実施例2のPZTセラミック基板の表面を実施例1と同
様の方法で粗化した後、比較例2と同様に脱脂、HCl
での酸洗、活性化処理及びめっき密着促進処理を行った
。 [0044]この後無電解Cuめつき (日立化成工業
製、商品名Cuat−1000)を7時間行い、PZT
セラミック基板の表面に厚さ15μmのCuの被膜を形
成した。以下実施例1と同様の工程を経てAuの被膜を
厚付けした複合セラミック回路基板を得た。 [00451得られた複合セラミック回路基板の密着強
度を測定したところ、0〜15.7MPaの範囲で、平
均値が8.8MPaと弱く、ばらつきが大きかった。ま
た外観を観察したところ導体配線の所々にふくれが発生
していた。なお高周波伝送損失は、導体配線の所々にふ
くれが発生したため測定はしなかった。 [00461 【発明の効果]本発明によれば、セラミック基板と導体
配線板との密着強度が強く、しかも密着強度のばらつき
が小さく、また高周波伝送損失が0.10dB/cm未
満のセラミック回路基板を安価に製造することができる
【図面の簡単な説明】
【図1】本発明の実施例になるセラミック回路基板の断
面図である。
【符号の説明】
1 アルミナセラミック基板 2Ni−Bの被膜 3  Cuの被膜 4 導体配線
【手続補正書】
【提出日】平成3年2月28日
【手続補正1】
【補正対象書類色】明細書
【補正対象項目名】請求項1
【補正方法】変更
【補正内容】
【請求項1】 粗化されたセラミック基板の表面に無電
解めっき法でNi−Bの被膜を形成し、さらにこの上面
に無電解めっき法及び/又は電気めっき法でCuの被膜
を形成した後、酸素含有量が0.0005〜21体積%
中の雰囲気中で200〜1100℃の温度で熱処理し、
ついでCuの被膜の上面にレジスト膜を形成し、露光、
現像、エツチング、レジスト膜の剥離をし、Ni−Bの
被膜及びCuの被膜の必要な部分のみを残して導体配線
を形成することを特徴とするセラミック回路基板の製造
法。
【手続補正2】
【補正対象書類色】明細書 [補正対象項目名] 0006
【補正方法】変更
【補正内容】
[00061本発明は粗化されたセラミック基板の表面
に無電解めっき法でNi−Bの被膜を形成し、さらにこ
の上面に無電解めっき法及び/又は電気めっき法でCu
の被膜を形成した後、酸素含有量が0.0005〜21
体積%中の雰囲気中で200〜1100℃の温度で熱処
理し、ついでCuの被膜の上面にレジスト膜を形成し、
露光、現像、エツチング、レジスト膜の剥離をし、Ni
−Bの被膜及びCuの被膜の必要な部分のみを残して導
体配線を形成するセラミック回路基板の製造法に関する
【手続補正3] 【補正対象書類色】明細書
【補正対象項目名] 0044 【補正方法】変更
【補正内容】
[0044]この後無電解Cuめっき(日立化成工業製
、商品名Cu5t−1000)を7時間行い、PZTセ
ラミック基板の表面に厚さ15μmのCuの被膜を形成
した。以下実施例1と同様の工程を経てAuの被膜を厚
付けした複合セラミック回路基板を得た。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】粗化されたセラミック基板の表面に無電解
    めっき法でNi−Bの被膜を形成し、さらにこの上面に
    無電解めっき法及び/又は電気めっき法でCuの被膜を
    形成した後、酸素含有量が0.0005〜21体積%中
    の雰囲気中で200〜1100℃の温度で熱処理し、つ
    いでCuの被膜の上面にレジスト膜を形成し、しかる後
    Cuの被膜の上面にレジスト膜を形成し、露光、現像、
    エッチング、レジスト膜の剥離をし、Ni−Bの被膜及
    びCuの被膜の必要な部分のみを残して導体配線を形成
    することを特徴とするセラミック回路基板の製造法。
JP40022690A 1990-12-03 1990-12-03 セラミック回路基板の製造法 Pending JPH04209591A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP40022690A JPH04209591A (ja) 1990-12-03 1990-12-03 セラミック回路基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP40022690A JPH04209591A (ja) 1990-12-03 1990-12-03 セラミック回路基板の製造法

Publications (1)

Publication Number Publication Date
JPH04209591A true JPH04209591A (ja) 1992-07-30

Family

ID=18510138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP40022690A Pending JPH04209591A (ja) 1990-12-03 1990-12-03 セラミック回路基板の製造法

Country Status (1)

Country Link
JP (1) JPH04209591A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0708581A2 (en) * 1994-10-18 1996-04-24 AT&T Corp. A process for the electroless deposition of metal on a substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0708581A2 (en) * 1994-10-18 1996-04-24 AT&T Corp. A process for the electroless deposition of metal on a substrate
EP0708581A3 (en) * 1994-10-18 1997-10-29 At & T Corp Method for depositing a metal stream without current

Similar Documents

Publication Publication Date Title
US3698940A (en) Method of making additive printed circuit boards and product thereof
US3854973A (en) Method of making additive printed circuit boards
EP0497925A1 (en) PROCESS FOR PRODUCING A WAFER CONFIGURATION OF PRINTED CIRCUITS USING METALLIC LAYERS THAT CAN BE SELECTIVELY ENGRAVED.
WO2007043666A1 (ja) 銅配線ポリイミドフィルムの製造方法
US5066366A (en) Method for making foil
KR20040015235A (ko) 막에 대한 기판의 부착력 향상 방법
JP2009290003A (ja) ポリイミド配線基板
CA1263763A (en) Printed circuit with chromium adhesion layer
JP3592285B2 (ja) ポリイミド層を含む積層体のエッチング方法
JPH03276655A (ja) 多層配線基板およびその製造方法
JPH04209591A (ja) セラミック回路基板の製造法
JP2001110939A (ja) 半導体パッケージ用基板とその製造方法
JPH04242036A (ja) チップ型ヒューズの製造法
US20020130103A1 (en) Polyimide adhesion enhancement to polyimide film
JPH03201591A (ja) セラミック回路基板及びその製造法
JPH04248221A (ja) チップ型ヒューズの製造法
JP4911296B2 (ja) 金属配線耐熱性樹脂基板の製造方法
JPH069308B2 (ja) フレキシブルプリント配線用基板
JP2002204050A (ja) 金属配線回路基板及びその製造方法
JPS62190793A (ja) セラミツク配線板の製造法
JPH0338092A (ja) セラミツク回路基板の製造法
JP2726992B2 (ja) 回路基板等の成形品の製法
JPH0730230A (ja) 印刷回路基板の製造方法
JPH02130891A (ja) セラミツク回路基板の製造法
JPH06310856A (ja) 多層配線板の製造法