JPH0336639A - コンピュータ装置のリセットパルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明は、コンピュータ装置のリセットパルス発生回路
、更に詳細には所定の時間毎にコンピュータ装置により
トリガーされる検査回路を有し、コンピュータ装置に誤
動作が発生した場合リセットパルスを発生するコンピュ
ータ装置のリセットパルス発生回路に関する。

［従来の技術］ 例えば、コンピュータ装置においてプログラムの流れが
正常であるか否かを検査するために、いわゆるウォッチ
ドッグ（検査）回路を用いることが知られている。コン
ピュータ装置は、特にフェンスタウオッチドッグ回路と
して構成されるウォッチドッグ回路を所定の時間の窓（
フェンスタ）内でトリガーしなければならない。トリガ
ー動作がなくなったり、あるいは誤トリガー動作が発生
すると、ノエンスタウオッチドッグ回路はリセットパル
スを発生する。このリセットパルスは、コンピュータ装
置に入力され、それによりコンピュータ装置はリセット
されプログラムはスタート時点にリセットされる。

［発明が解決しようとする課題］ 従来の装置では障害が発生したときコンピュータ装置が
アクティブでない状態（例えば入出力待ちの待機状態）
のときもコンピュータのリクエストに無関係にリセット
が行なわれるという欠点がある６例えば、コンピュータ
装置が所定のプログラム部分を実行していてこの実行結
果が得られないという障害であった場合、リセットパル
スにより常に改めてこのプログラム部分が実行されるの
で、アクティブな状態でないため何の原因かが不明であ
る。障害時にはコンピュータ装置により所定の機能が実
行される場合には、従来の装置ではリセットパルスが周
期的に発生するので、不本意な機能が何度も行なわれる
という問題がある。

従って１本発明はこのような問題を解決するためになさ
れたもので、リセットパルスが不本意に発生しないよう
にしたコンピュータ装置のリセットパルス発生回路を提
供することを課題とする。

【課題を解決するための手段Ｊ 本発明では、トリガー動作がなくなった場合あるいは誤
トリガー動作が発生した場合、所定のイベントによって
発生するリクエスト信号によってのみリセットパルスを
発生するように構成されろ。

［作用１ このような構成では、コンピュータの誤機能時コンピュ
ータ装置が実際に使用されているとき、すなわちプログ
ラム処理が実働しているとき（アクティブな状態）にの
みコンピュータ装置がリセットされることを意味してい
る。プログラム処理時、所定のイベント、例えばコンピ
ュータ装置のリクエストが発生したときのみリセットパ
ルスが発生され、その場合コンピュータはリセットされ
るにのイベントが発生しない場合には、コンピュータ装
置はそれぞれの状態で停止している。

本発明の好ましい実施例によれば、リセットパルスを発
生する比較回路が設けられる。この比較回路の一方の第
１の入力端子に一時メモリを介してトリガー信号が、ま
た他方の第２の入力端子にリクエスト信号が入力される
。両入力端子の少なくとも一方の入力端子に所定の電圧
が予め印加されており、トリガー動作がなくなてかある
いは誤トリガー動作が発生しかつリクエスト信号が印加
されない場合には、比較回路の出力はリセット状る 態とならず、トリガー動作がなくなくかあるいは誤トリ
ガー動作が発生しかつリクエスト信号が印加された場合
にリセット状態になるように構成される。

このように、比較回路は、トリガー動作がなく本 なやかあるいは誤トリガー動作が発生するような障害が
発生した場合で、同時に比較回路の他方の入力端子にリ
クエスト信号が印加された場合にのみ出力端子にリセッ
トパルスを発生することになる。比較回路は、リクエス
ト信号が発生しない場合は、トリガー動作がなくなくか
あるいは謂トリガー動作が発生してもリセット状態とな
ることはない。また、自明のことであるが、トリガー動
作が正しい場合にもリセット状態にはならない。

トリガー信号は一時メモリを介して比較回路の第１の入
力端子に印加される。これによりトリガー信号の印加に
よって得られる所定の電位が比較回路の入力端子に入力
されるので、少なくともトリガー信号の周期期ｊｍでは
、その入力状態に対応した状態が継続する。これは、比
較回路の他方σ０ に入力端子に印加される信号が変化して状態変化が発生
してち変ることはない。

好ましい実施例では、比較回路の入力端子に予め印加さ
れる電圧は分圧器によって得られる。

また、比較回路の第１と第２の入力端子にそれぞれ分圧
器並びに所定の抵抗が接続される。この所定の抵抗は、
それぞれ切換手段を介してトリガー信号が入力されるト
リガー入力端子ないしリクエスト信号が入力されるリク
エスト端子に接続される。

このような回路構成により以下のような機能が（Ｉられ
る。

すなわち、切換手段が一方の切換状態では、比較回路の
対応する入力端子に分圧器によって得られる電位のみが
発生する。これにより比較回路は所定の状態となる。一
方、切換手段が反転すると、各入力端子に接続されてい
る分圧器に更に抵抗が加わるので、抵抗値が変化しそれ
ぞれ対応する入力端子に電圧変動が発生する。それによ
り比較回路の状態変化がもたらされる。

この切換手段は、コンパレータとして構成することもで
きるし、またトランジスタとして構成することもできる
。史に他の制御可能な切換手段を用いることもできる。

好ましい実廊例では、上記分圧器は、コンデンサと接続
されて異なる時定数を有し、電源電圧が入力された場合
比較回路楼内入力端子にそれぞれ所定の電圧が発生し、
比較回路の出力に電源投入時のリセットパルスが発生す
るように構成することができる。このリセット状態は、
上述したコンピュータ装置のリセットとその効果におい
て相違するものである。すなわち、このリセット状態は
、電源電圧が投入された場合にのみ発生し、電源電圧が
変動する間該機能となるような不安定な状態をコンピュ
ータ装置に発生するのを防出するためのものである。電
源投入時には、この電源投入時のリセット信号がなくな
って始めてコンピュータの動作が可能になるもので、電
源電圧が上界しコンピュータ装置に充分な時間が与えら
れ全ての部分が正常に機能するようになったときには、
電源投入時のリセット信号はなくなる。

［実旅例］ 以下図面に示す実施例に従い本発明の詳細な説明する。

第１図に図示した回路は不図示のコンピュータ装置等に
接続して用いられ、コンピュータ装置に誤動作が発生し
た時にリセットパルスを発生するために用いられる。こ
のリセットパルスによりコンピュータ装置は一定の状態
、例えばプログラムの開始時点にリセットされる。特に
コンピュータ装置は自動車の身体保護装置に用いられる
。身体保護装置とは例えばエアーバッグやシートベルト
等であり、エアーバッグは自動車が障害物に衝突した場
合自動的に作動し、膨らますことが可能な空気柱である
。

第１図の回路には、電源電圧Ｕｓｔが供給される。その
プラス側は端子ｌに接続されており、電源電圧Ｕｓｔの
マイナス側はアース２に接続されている。

第１図の回路には更にトリガ入力端子Ｅｌとリクエスト
入力端子Ｅ２が設けられている６　トリガ入力端子Ｅｌ
はコンデンサＣ３と抵抗Ｒ１２を介してダイオードＤｌ
のカソードに接続されており、ダイオードＤｉのアノー
ドはアース２に接続されている。ダイオードＤｉと並列
に抵抗Ｒ１１が接続されている。ダイオードＤＩのカソ
ードはコンパレータＳ２のマイナス入力端子３に接続さ
れ、コンパレータＳ２のプラス入力端子４は抵抗Ｒ９を
介して電源電圧Ｕｓｔに接続されている。

リクエスト入力端子Ｅ２はコンデンサＣ４と抵抗Ｒ１４
を介してダイオードＤ２のカソードに接続され、そのア
ノードは同様にアース２に接続されている。ダイオード
Ｄ２と並列に抵抗Ｒ１３が接続され、ダイオードＤ２の
カソードはコンパレータＳ３のマイナス入力端子５に接
続されている。コンパレータＳ３はプラス入力端子６を
有し、このプラス入力端子６はコンパレータＳ２のプラ
ス入力端子４と接続されている。環にコンパレータＳ３
のプラス入力端子６は抵抗ＲＩＯを介してアース２と接
続されている。

コンパレータＳ２は出力端子７を有し、この端子は抵抗
Ｒ８を介して比較回路９のプラス入力端子８に接続され
ている。比較回路９はコンパレータＳｔを有する。

コンパレータＳ３の出力端子ＩＯは抵抗Ｒ７を介してコ
ンパレータＳｔのマイナス入力端子１１に接続されてい
る。史にマイナス入力端子１１は抵抗Ｒ６を介してアー
ス２に接続されるとともに、抵抗Ｒ５を介しく電源電圧
Ｕｓｔのプラス端子側に接続されている。抵抗Ｒ５と並
列にコンパレークＳ２が接続される。抵抗Ｒ５とコンデ
ンサＣ２はＲ／Ｃ回路Ｉ２を構成する。コンパレータＳ
ｌのプラス入力端子８は抵抗Ｒ４を介してアース２に接
続される。更にプラス入力端子８は接続点１３に導かれ
ており、この接続点は抵抗Ｒ３を介して電源電圧Ｕｓｔ
のプラス側に接続されている。　抵抗Ｒ３と並列にコン
デンサＣＩが接続され、抵抗Ｒ３とコンデンサＣＩはＲ
／Ｃ回路１４を構成する。接続点１３は抵抗Ｒ２の一方
の端子と接続されており、抵抗Ｒ２の他方の端子はコン
パレータＳｌの出力端子１５と一接続されている。

出力端子１５は抵抗Ｒ１を介して電源電圧Ｕｓｔのプラ
ス側と接続されている。出力端子１５は９更に第１図回
路の出力Ａを構成する端子１６と接続されている。

コンデンサＣ３は、抵抗と共にＲ／Ｃ回路を構成しトリ
ガ入力端子Ｅｌに入力されるトリガー信号を一時的に記
憶する一時メモリ１７を構成する。同様にコンデンサＣ
４はコンパレータＳ３の入力回路に接続された抵抗とと
もにＲ／Ｃ回路を構成し、トリガ入力端子Ｅｌに印加さ
れるトリガー信号を一時的に記憶する一時メモリ１８を
構成する。

以下第１図に図示した回路の動作を説明する。

ここでトリガ入力端子Ｅｌには不図示のコンビエータが
接続されており、第１図の回路によってコンピュータの
正常な動作が監視されるものとする。トリガ入力端子Ｅ
ｌには好ましくは周期的なトリガー信号がコンピュータ
から入力される。これにより一時メモリ１７は電圧Ｕ２
−を形成し、この電圧がコンパレータＳ２のマイナス入
力端子に印加される。抵抗Ｒ９、ＲＩＯによって構成さ
れる分圧器によりコンパレータＳ２のプラス入力端子４
には所定の分電圧が印加される。同様なことがコンパレ
ータＳ３のプラス入力端子６についても当てはまる。

一時メモリ１７の時定数、即ちコンパレータＳ３とそれ
に接続されたコンデンサＣ３と抵抗の大きさは、トリガ
入力端子Ｅｌに印加されるトリガー信号の周波数、デユ
ーティ−比並びに振幅に対して次のように選らばれる。

即ち、トリガー動作が正常で、コンピュータの機能が正
常である場合には、コンパレータＳ２の出カフがアース
２の電位に切り替わるように選らばれる。それにより、
抵抗Ｒ８が抵抗Ｒ３よりもかなり小さな値に設定されて
いるので、コンパレータＳｔのプラス入力端子８ち同様
にほぼアース電位となる。

更に抵抗Ｒ５、Ｒ６、Ｒ７の大きさは次のように決めら
れる。即ちコンパレータＳｌのマイナス入力端子１１の
電位がコンパレータＳ３の出力状態に無関係に常にアー
ス電位よりも大きくなるように選らばれる。それにより
、リクエスト入力端子Ｅ２に信号が印加されるか印加さ
れないかに熊関係にコンパレータＳｌの出力１５がアー
ス電位となるようになっている。トリガ入力端子Ｅｔに
入力されるトリガー信号の周波数並びにデユーティ−比
を適当に選ぶことにより、コンパレータＳ２がアース電
位から反転してもコンパレータＳｌのプラス入力端子８
の電位があまり大きくならないようにすることができる
。これによりマイナス入力端子１１はプラス入力端子８
よりも高い電位となっているので、コンパレータＳ１は
、その出力かアース電位となるように切り替わっている
。　ここでトリガ入力端子Ｅ１のトリガー信号が、例え
ばコンピュータのプログラム実行中ハングすることによ
り照くなってまうとすると、コンパレータＳ２がアース
電位からプラス方向に反転するので、コンパレータＳｌ
のプラス入力端子８には抵抗Ｒ３，Ｒ４によって定まる
電位が印加される。この場合プラス入力端子８の電位は
、抵抗Ｒ３、Ｒ４によって形成される分圧比により、そ
の電位はアース電位よりも大きいが、コンパレータＳ３
がオフとなっているロー￥のコンパレータＳ１のマイナ
ス入力端子１１に印加される電位よりは小さいように設
定される。

ここでコンピュータ装置に所定のイベントが発生し、全
体のシステムの機能が正常であるかどうかを調べる必要
か発生した場合、コンピュータはリクエスト入力端子Ｅ
２にリクエスト信号を発生させ、コンパレータＳ３をア
ース電位に反転させる。それによりコンパレータＳｔの
マイナス入力端子１１はアース電位となるので、マイナ
ス入力端子１１の電位はプラス入力端子８の電位よりも
小さくなる。それによりコンパレータＳｌは反転するの
で、その出力１５ないし端子１６はリセット状態となる
。リクエスト信号のリクエスト入力端子Ｅ２への入力を
動的にすることにより、このノセット状態を時間的に制
限することができる。

コンデンサＣ４を変えることによりリセット時間を変化
させることができる。このように第１図の回路の出力Ａ
にはリセットパルスが発生し、これがコンピュータに入
力され、リセットが行なわれる。

電源電圧Ｕｓｔが供給される過渡期の間の誤動作を防止
するために、Ｒ７’Ｃ回路１２．１４を介して電圧上界
時コンパレータＳ１に電源投入時に右動なリセット信号
が出力Ａに発生するような電圧が入力される。このリセ
ット信号は、システムの各素子が正しい機能を行なえる
ような電源電圧ＵｓＬのしきい値を上まわるまで実際の
コンピュータの動作を禁止するために用いられる。

このために回路は次のように構成される。即ちコンデン
サＣ１，抵抗Ｒ３の並列回路の時定数を、コンデンサＣ
２、Ｒ５の並列回路の時定数よりも大きくすることによ
り、電源投入時からしばらくの間コンパレータＳ１のプ
ラス入力端子８の電位がマイナス入力端子１１の電位よ
りも大きくなり、出力Ａにリセット信号が発生するよう
にする。この過渡期の間トリガ入力端子Ｅｌないしリク
エスト入力端子Ｅ２に信号は入力されないので、抵抗Ｒ
３、抵抗Ｒ４の分圧と抵抗Ｒ５，Ｒ６の分圧が異なるこ
とにより、マイナス入力端子１１の電位は所定の時間経
過後プラス入力端子８の電位よりも大きくなり、それ・
によって電源投入時のリセット信号が終了する。

次に第２図の信号波形から本発明の回路装置の動作を説
明する。

第２図（ａ）には電源電圧Ｕｓｔの波形が図示されてい
る。電源投入時電圧Ｕｌ−とＵｌ＋も同様に電源電圧Ｕ
ｓｔの電位に上昇する。電圧Ｕｌ−はマイナス入力端子
１１に、又電圧０１＋はコンパレータＳｔのプラス入力
端子８に現われる電圧である６コンデンサＣ１，Ｃ２並
びに抵抗Ｒ３から抵抗Ｒ６によって構成される分圧黙の
時定数を異なるようにしであるので、コンパレータＳｔ
のマイナス入力端子１１の電位はプラス入力端子８より
も急速に減少する（第２図（ｂ）、（Ｃ）を参照）、こ
れにより第２図（ｄ）に示したように電源が投入される
時点ｔａからマイナス入力端子１１の電位がプラス入力
端子８の電位よりも大きくなる時点ｔｂまでの間電源投
入時のリセット信号が出力へに現れる。ｔｂの時点でコ
ンパレータＳｌが反転することにより、プラス入力端子
８の電位が変化し、第２図（Ｃ）に示したようにこの電
位は時点ｔｃまで更に減少する。

電源投入時間が経過すると、不図示のコンピュータはそ
の機能を開始し、トリガ入力端子Ｅｌ′に周期的なトリ
ガーパルスを発生する。このトリガーパルスが第２図（
ｅ）に図示されている。パルス期間ｔｌは、パルスの無
い期間ｔ２と同じ大きさであり、好ましくはｔｌとｔ２
はそれぞれ２００μｓである。このトリガーパルスでコ
ンパレータＳ２はアース電位に反転するので、第２図（
Ｃ）で示したようにプラス入力端子８の電位Ｕｌ＋はア
ース電位まで減少する。（ｔｌ＋ｔ２）の間、コンパレ
ータＳｔのプラス入力端子８の電位Ｕｌ＋は第２図（Ｃ
）に図示したようにわずか上昇する。しかしトリガ入力
端子Ｅｌにトリガーパルスが再び印加されると、電位Ｕ
ｌ＋は再びアース電位に減少する（ｔｄの時点を参照）
。

第２図（ｆ）にはリクエスト入力端子Ｅ２に印加される
リクエスト信号が図示されている。このリクエスト信号
の立ち上り端で常にコンパレータＳ３のマイナス入力端
子１１の電圧が減少するが、コンパレータＳｌのプラス
入力端子８の電位より小さくなることはない、その結果
コンパレークＳｔの出力はアース電位の状態になってい
る。

この状態はトリガ入力端子Ｅｌにトリガーパルスが正し
く印加されている限りそうである。（ｔｃ〜ｔｅの時点
）。

ｔ【の近辺でトリガ入力端子Ｅｌにトリガーパルスが発
生しなくなり、コンピュータに障害が発生する。トリガ
ーパルスが無くなると、第２図（Ｃ）に図示したように
コンパレータＳ１のプラス入力端子８の電位が上昇する
。ｔｆの時点でリクエスト信号が発生すると、プラス入
力端子８の電位はマイナス入力端子１１の電位よりも大
きくなるので、コンパレータＳｔが反転する。それによ
り出力Ａにはリセットパルスが現われる（第２図（ｄ）
を参照）、このリセットパルスはｔｇの時点でマイナス
入力端子１１の電圧Ｕｌ−が上昇することによりプラス
入力端子８の電位よりも大きくなるので、ｔｇの時点で
終了する。ｔｈの時点でコンピュータは再びトリガーパ
ルスを発生する。ｔｉの時点でリクエスト信号が発生す
るが、トリガー動作が正しく行なわれているので出力Ａ
には変化は発生しない。

第２図に図示したＵｓｌ＝Ｕｓ５の電圧は、以下の式か
ら得られる。

Ｕｓｌ＝　（Ｒ６／　（Ｒ６＋Ｒ５））　・ＵｓｔＵｓ
２＝　（Ｒ６Ｉｆ　Ｒ７／ （Ｒ６Ｉｔ　Ｒ７＋Ｒ５））　　・ＵｓｔＵｓ３＝　（
Ｒ４Ｉｆ　Ｒ２／ （Ｒ４ＩＩ　Ｒ２＋Ｒ３））　・ＵｓｔＵｓ４＝　（Ｒ
４ＩＩ　Ｒ８／ （Ｒ４１１Ｒ８＋Ｒ３））　　・　ＵｓｔＵｓ５＝（Ｒ
４／ （Ｒ４＋Ｒ３１１Ｒ２＋Ｒ１））　　・　Ｕｓｔ但し「
１１」は、この記号の両側にある並列回路の抵抗値を示
す。

第３図（ａ）にはコンパレータＳ３の入力端子に現れる
電圧波形が図示されている。プラス入力端子６の電圧Ｕ
３＋は、以下の式より得られる。

Ｕ３＋＝ （ＲＩ　Ｏ／　（Ｒ９＋Ｒｔ　Ｏ）　）　　・Ｕｓｔコ
ンパレータＳ３のマイナス入力端子５の電圧Ｕ３−は、
以下の式より得られる。

Ｕ３−＝ （Ｒｌ　３／　（Ｒｌ　３＋Ｒｌ　４）　）　・ＵＩＩ
ｕｂ但し、ＵＩＩｕｂはリクエスト入力端子Ｅ２に現れ
る電圧である。リクエスト信号が印加されるとコンパレ
ータＳ３のマイナス入力端子５には、上述した式に従っ
て計算された電位が発生する（時点ｔｏで）、その後電
圧Ｕ３−はコンデンサＣ４により減少する。この電圧は
、時点ｔ”で電圧Ｕ３＋より小さくなる。

第３図（ｂ）には、コンパレータＳｌの入力端一、旨シ 子に現れる第３図（ａ）に関連する信号波形か図されて
いる。プラス入力端子８には Ｕ　１　＋　＝ ＋Ｒ４／　　（Ｒ４＋１１３））　　・　［Ｊｓｔ。

の電圧が発生する。

マイナス入力端子１１の電圧はコンパレータＳ３の切換
状態に関係している。時点ｔ　まではＵｌ−＝ ＩＲ５／　（Ｒ５＋Ｒ６））　　・ＬＪｓｔとなり、時
点Ｌｏで電圧は減少し、最終的にＵ　ｌ　−＝　（Ｒ６
Ｉｔ　Ｒ７／ （１１６ＩＩ　Ｒ７＋Ｒ５））　　・ＵｓＬまで減少す
る。

時点ｔ′で電圧０１−はＵｔ＋より大きくなるので、コ
ンパレータＳ３の出力式にはパルスは発生しない（第３
図（Ｃ）を全開）。特恵Ｌ°で目ｌ−の電圧はＵ１＋の
電圧より小さくなるので、コンパレータＳｌは反転し、
リセットパルスが発生する。時点［゛からは、コンパレ
ータＳ３が反転するので、Ｕｌ−の電圧が上昇する。そ
の結果、時点ｔ゛°°で電圧Ｕｌ−がＵ１＋より大きく
なるので、コンパレータＳｌがアース電位に反転しリセ
ット状態が解除される。

第４図には、第１図の回路から簡単に変ＩＦ５できる他
の実施例が図示されている。この実施例では、端子１６
はダイオードＤ３を介して第１図回路の出力１５と接続
されている。Ｘは、第１図の回路がダイオードＤ３のア
ノードに接続されていることを示している。また、Ｙ、
Ｚは誤動作が発生した場合リセットパルスを発生させる
ことができる他の監視回路を端子１６に接続できること
を示している。例えば、この監視回路は不足電圧監視回
路などである。

第５図には、さらに他の実施例が図示されている。この
実施例は、第１図に対応するが、コンパレータの代りに
トランジスタＴ２．Ｔ３が用いられている。動作は第１
図の実施例と同様であるので、その詳細な説明は省略す
る。

第１図回路の各素子の値は、例えば以下のごとくである
。

Ｒ１＝３に９ Ｒ２＝１Ｍ Ｒ３＝４９に９ Ｒ４＝４９に９ Ｒ５＝２０Ｋ Ｒ６＝２５Ｋ Ｒ７＝３Ｋ Ｒ８＝ｌＫ Ｒ９＝４０Ｋ ＲＩ　Ｏ＝　ｌ　０Ｋ Ｒ１１＝２０Ｋ Ｒ１２＝２０Ｋ Ｒｌ　３＝２０Ｋ Ｒ１４＝２０Ｋ ＣＩ　　＝１００ｎＦ Ｃ２＝１００ｎＦ Ｃ３＝１０ｎＦ Ｃ４＝ｌＯｎＦ ［発明の効果］ 以上説明したように、本発明では、トリガー動作がなく
なった場合あるいは誤トリガー動作が発生した場合、所
定のイベントにより発生するリクエスト信号によっての
みリセットパルスを発生するようにしているので、コン
ピュータ装置が実際に使用されているとき、すなわちプ
ログラム処理が実働しているとき（アクティブな状態）
にのみコンピュータ装置をリセットさ其ることかできる
。

【図面の簡単な説明】

第１図は、リセットパルス発生回路の回路構成を示す回
路図、第２図（ａ）〜（ｆ）は、第１図回路の動作を示
す信号波形図、第３図（ａ）〜（Ｃ）は、異なる電圧波
形を示す波形図、第４図及び第５図は他の実施例を示す
回路図である。 Ｅｌ・・・トリガー信号入力端子 Ｃ２・・−リクエスト信号入力端子 Ａ　・・・出力端子 Ｎ 〔ｎ 一 × ン 一十 ぐ

Claims (1)

1. 【特許請求の範囲】 １）所定の時間毎にコンピュータ装置によりトリガーさ
   れる検査回路を有し、コンピュータ装置に誤動作が発生
   した場合リセットパルスを発生するコンピュータ装置の
   リセットパルス発生回路において、トリガー動作がなく
   なった場合あるいは誤トリガー動作が発生した場合、所
   定のイベントにより発生するリクエスト信号によっての
   みリセットパルスを発生するようにしたことを特徴とす
   るリセットパルス発生回路。 ２）リセットパルスを発生する比較回路（９）を設け、
   その一方の第１の入力端子（８）に一時メモリ（１７）
   を介してトリガー信号を、また他方の第２の入力端子（
   １１）にリクエスト信号を入力し、両入力端子の少なく
   とも一方の入力端子に所定の電圧を予め印加しておき、
   トリガー動作がなくなるかあるいは誤トリガー動作が発
   生しかつリクエスト信号が印加されない場合には、比較
   回路（９）の出力（１５）はリセット状態とならず、ト
   リガー動作がなくなるかあるいは誤トリガー動作が発生
   しかつリクエスト信号が印加された場合にリセット状態
   になるようにすることを特徴とする請求項第１項に記載
   のリセットパルス発生回路。 ３）前記一時メモリはＲ／Ｃ回路により構成されること
   を特徴とする請求項第１項または第２項に記載のリセッ
   トパルス発生回路。 ４）前記入力端子に予め印加される電圧を分圧器によっ
   て得ることを特徴とする請求項第１項から第３項までの
   いずれか１項に記載のリセットパルス発生回路。 ５）前記第１と第２の入力端子にそれぞれ分圧器（Ｒ３
   〜Ｒ６）並びに所定の抵抗（Ｒ８、Ｒ７）を接続し、前
   記所定の抵抗（Ｒ８、Ｒ７）をそれぞれ切換手段（Ｓ２
   、Ｓ３、Ｔ２、Ｔ３）を介してトリガー信号が入力され
   るトリガー入力端子（Ｅ１）ないしリクエスト信号が入
   力されるリクエスト端子（Ｅ２）に接続することを特徴
   とする請求項第１項から第４項までのいずれか１項に記
   載のリセットパルス発生回路。 ６）前記切換手段をコンパレータ（Ｓ２、 Ｓ３）として構成することを特徴とする請求項第１項か
   ら第５項までのいずれか１項に記載のリセットパルス発
   生回路。 ７）前記切換手段をトランジスタ（Ｔ２、 Ｔ３）として構成することを特徴とする請求項第１項か
   ら第５項までのいずれか１項に記載のリセットパルス発
   生回路。 ８）前記分圧器（Ｒ３〜Ｒ６）は、コンデンサ（Ｃ１、
   Ｃ２）と接続されて異なる時定数を有し、電源電圧（Ｕ
   ｓｔ）が入力された場合比較回路に両入力端子にそれぞ
   れ所定に電圧が発生し、比較回路（９）の出力（Ａ）に
   電源投入時のリセットパルスが発生することを特徴とす
   る請求項第１項から第７項までのいずれか１項に記載の
   リセットパルス発生回路。