DE3920852A1 - Schaltungsanordnung fuer die erzeugung eines resetimpulses in einem rechnersystem - Google Patents

Description

Stand der Technik

Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung eines Resetimpulses beim Auftreten einer Fehlfunktion in einem Rechnersystem oder dergleichen, mit einer Prüfschaltung, die in bestimmten Zeitabständen vom Rechnersystem getriggert werden muß.

Um beispielsweise den korrekten Programmablauf in einem Rechnersystem zu kontrollieren, sind sogenannte Watchdog-Schaltungen bekannt. Das Rechnersystem muß die Watchdog-Shaltung, die insbesondere als Fenster- Watchdog-Schaltung ausgebildet sein kann, innerhalb bestimmter Zeitfenster periodisch triggern. Fällt diese Ansteuerung aus oder liegt eine Fehltriggerung vor, so gibt die Fenster-Watchdog-Schaltung einen Resetimpuls ab, der dem Rechnersystem zugeführt wird. Hierdurch wird der Rechner zurückgesetzt, insbesondere erfolgt eine Rücksetzung auf den Programmstart.

Vorteile der Erfindung

Die erfindungsgemäße Schaltungsanordnung mit den im Hauptanspruch genannten Merkmalen hat demgegenüber den Vorteil, daß bei einem Ausfall der Triggerung oder einer Fehltriggerung ein Resetimpuls erst bei einem oder durch ein Ereignis ausgelösten Anforderungssignal abgegeben wird. Dieses bedeutet, daß das System bei einer Fehlfunktion nur dann rückgesetzt wird, wenn es sich tatsächlich im Einsatz befindet, d. h., aktiv eine Programmbearbeitung erfolgt. Bei den bekannten Schaltungsanordnungen besteht der Nachteil, daß auch im Falle eines inaktiven Zustandes der Recheneinheit im Störfall ein Rücksetzvorgang unabhängig von einer Anforderung an den Rechner durchgeführt wird. Besteht die Störung beispielsweise darin, daß das Rechnersystem bestimmte Programmabschnitte abarbeitet, ohne daß diese Abarbeitung aktiv ausgelöst wurde, so wird aufgrund des Resetimpulses stets erneut dieser Programmbereich durchlaufen, wozu wegen des inaktiven Zustandes gar kein Grund besteht. Sofern im Störfall durch das Rechnersystem bestimmte Verfahrensabläufe ausgelöst werden, tritt bei der bekannten Schaltungsanordnung durch die periodische Folge der Resetimpulse sukzessiv der nicht gewünschte Funktionsablauf immer wieder auf. Durch die erfindungsgemäße Schaltungsanordnung ist dies verhindert, da nur im Falle des Auftretens eines bestimmten Ereignisses, z. B. eines Anforderungssignals an den Rechner, ein Resetimpuls abgegeben wird; bleibt dieses Ereignis jedoch aus, so verharrt das System in dem jeweiligen Zustand.

Nach einer Weiterbildung der Erfindung ist eine den Resetimpuls abgebende Vergleichsschaltung vorgesehen, deren einer erster Eingang über einen Kurzzeitspeicher vom Triggersignal und deren anderer zweiter Eingang vom Anforderungssignal angesteuert wird, wobei zumindest einer der beiden Eingänge derart vorgespannt ist, daß die Vergleichsschaltung ohne Triggerung oder bei Fehltriggerung und ohne Anforderungssignal an ihrem Ausgang nicht den Resetzustand annimmt, jedoch ohne Triggerung oder bei Fehltriggerung und Anliegen des Anforderungssignals in den Resetzustand vesetzt wird. Die Vergleichsschaltung hat somit die Eigenschaft, daß sie beim Auftreten einer Störung, die sich durch Wegfall der Triggerung bzw. durch eine Fehltriggerung auswirkt, an ihrem Ausgang nur dann ein Resetsignal abgibt, wenn zugleich an den anderen, weiteren Ausgang ein Anforderungssignal anliegt. Die Vergleichsschaltung nimmt ohne das Auftreten eines Anforderungssignals bei Ausfall der Triggerung oder einer Fehltriggerung an ihrem Ausgang jedoch nicht den Resetzustand ein. Letzteres gilt selbstverständlich auch dann, wenn eine korrekte Triggerung erfolgt. Das Triggersignal wird dem ersten Eingang der Vergleichsschaltung über einen Kurzzeitspeicher zugeführt. Hierdurch ist sichergesellt, daß das durch das Triggersignal vorgegebene Potential für eine gewisse Zeit an dem Eingang der Vergleichsschaltung aufrechterhalten bleibt, so daß diese ihren hierdurch entsprechend angenommenen Zustand zumindest während der Periodendauer des Triggersignals beibehält; es sei denn, daß sich eine Zustandsänderung aufgrund eines Wechsels des am anderen Eingang anliegenden Signals ergibt. Der Kurzzeitspeicher ist vorzugsweise als R/C-Glied ausgebildet.

Die zuvor erwähnte Vorspannung mindestens eines der beiden Eingänge der Vergleichsschaltung wird - nach einer Weiterbildung der Erfindung - durch einen Spannungsteiler vorgenommen.

Insbesondere ist an dem ersten und an dem zweiten Eingang jeweils ein Spannungsteiler vorgesehen, der an die Versorgungsspannung der Schaltungsanordnung angeschlossen ist. Ferner sind die beiden Eingänge jeweils mit Vorwiderständen verbunden, die jeweils über ein Schaltmittel an einen dem Triggersignal zugehörigen Triggereingang bzw. einen dem Anforderungssignal zugeordneten Anfrageeingang angeschlossen sind.

Grundsätzlich läßt sich mit einer derartigen Schaltungsanordnung folgende Funktion realisieren:

Sofern die Schaltmittel ihren geöffneten Zustand einnehmen, wird sich an dem entsprechenden Eingang der Vergleichsschaltung nur das durch den Spannungsteiler bestimmte Potential einstellen. Dieses führt zu enem bestimmten Zustand der Vergleichsschaltung. Werden die Schaltmittel jedoch durchgeschaltet, so tritt zu dem an jedem Eingang bereits vorhandenen Spannungsteiler der zugehörige Vorwiderstand hinzu, so daß sich eine Widerstandsänderung einstellt, die zu einer Potentialänderung an dem jeweils entsprechenden Eingang führt. Je nach konkreter Realisierung kann dadurch durch eine Zustandsänderung der Vergleichsschaltung herbeigeführt werden.

Die Schaltmittel können vorzugsweise als Komparatoren ausgebildet sein. Alternativ ist es jedoch auch möglich, als Schaltmittel Transistoren einzusetzen. Ferner ist auch die Verwendung anderer, steuerbarer Schaltmittel denkbar.

Nach einer bevorzugten Weiterbildung der Erfindung ist vorgesehen, daß die Spannungsteiler durch Beschaltungsglieder derart unterschiedliche Zeitkonstanten aufweisen, daß beim Einschalten der Versorgungsspannung der Schaltungsanordnung an den beiden Eingängen der Vergleichsschaltung vorübergehend jeweils ein Spannungspotential besteht, daß ein Power- On-Reset erzeugt. Dieser Resetzustand unterscheidet sich in seiner Auswirkung nicht von dem zuvor erwähnten Reset des Rechnersystems; er tritt jedoch nur beim Schalten der Versorgungsspannung auf und verhindert insofern, daß während der Spannungsänderung der Versorgungsspannung keine undefinierten Zustände im Rechnersystem auftreten, die zu einer Fehlfunktion führen könnten. Vielmehr ist beim Einschalten ein Rechnerbetrieb erst nach Wegfall des Power-On-Resets möglich, wobei dieser dann nicht mehr anliegt, wenn für das Rechnersystem nach dem Anstieg der Versorgungsspannung hinreichend Zeit zur Verfügung gestanden hat, sämtliche Zustände korrekt zu definieren.

Zeichnung

Die Erfindung wird anhand der Figuren näher erläutert. Es zeigt

Fig. 1 ein Schaltbild einer Schaltungsanordnung zur Erzeugung eines Resetimpulses,

Fig. 2a bis 2f verschiedene Spannungsverläufe der Schaltung gemäß Fig. 1,

Fig. 3a bis 3c verschiedene Spannungszeitdiagramme,

Fig. 4 eine Erweiterungsschaltung für die Schaltungsanordnung gemäß Fig. 1 und

Fig. 5 ein weiteres Ausführungsbeispiel einer Schaltungsanordnung zur Erzeugung eines Resetimpulses.

Beschreibung von Ausführungsbeispielen

Die Schaltungsanordnung der Fig. 1 kann mit einem nicht dargestellten Rechnersystem oder dergleichen zusammenwirken und dient zur Erzeugung eines Resetimpulses beim Auftreten einer Fehlfunktion. Hierdurch wird das Rechnersystem auf einen definierten Zustand, z. B. den Programmstart, rückgesetzt. Insbesondere kann das Rechnersystem bei einem Rückhaltesystem eines Fahrzeugs eingesetzt sein. Hierunter sind beispielsweise Airbags oder Gurtstraffer zu verstehen. Airbags sind aufblasbare Gaskissen, die beim Aufprall des Fahrzeugs auf ein Hindernis automatisch wirksam werden.

Die Schaltungsanordnung wird von einer Versorgungsspannung U_St versorgt, deren Pluspol an eine Klemme 1 angelegt ist. Der Minuspol der Versorgungsspannung U_St steht mit Masse 2 in Verbindung.

Die Schaltungsanordnung weist einen Triggereingang E1 und einen Anfrageeingang E2 auf. Der Triggereingang E1 ist über einen Kondensator C3 und einen Widerstand R12 mit der Katode einer Diode D1 verbunden, dessen Anode an Masse 2 liegt. Parallel zur Diode D1 ist ein Widerstand R11 geschaltet. Die Katode der Diode D1 führt ferner zu einem Minus-Eingang 3 eines Komparators S2. Ein Plus-Eingang 4 des Komparators S2 ist über einen Widerstand R9 an die Versorgungsspannung U_St gelegt.

Der Anfrageeingang E2 ist über einen Kondensator C4 und einen Widerstand R14 an die Katode einer Diode D2 gelegt, deren Anode ebenfalls mit Masse 2 verbunden ist. Parallel zur Diode D2 liegt ein Widerstand R13. Die Katode der Diode D2 führt zu einem Minus-Eingang 5 eines Komparators S3. Dieser weist einen Plus-Eingang 6 auf, der an den Plus-Eingang 4 des Komparators S2 angeschlossen ist. Ferner steht der Plus-Eingang 6 des Komparators S3 über einen Widerstand R10 mit Masse 2 in Verbindung.

Der Komparator S2 weist einen Ausgang 7 auf, der über einen Widerstand R8 zu einem Plus-Eingang 8 einer Vergleichsschaltung 9 führt. Die Vergleichsschaltung 9 weist einen Komparator S1 auf.

Der Ausgang 10 des Komparators S3 steht über einen Widerstand R7 mit einem Minus-Eingang 11 des Komparators S1 in Verbindung. Ferner ist der Minus-Eingang 11 über einen Widerstand R6 an Masse 2 sowie über einen Widerstand R5 an den Pluspol der Versorgungsspannung U_St geschaltet. Parallel zum Widerstand R5 liegt ein Kondensator C2. Der Widerstand R5 bildet mit dem Kondensator C2 ein R/C-Glied 12. Der Plus- Eingang 8 des Komparators S1 steht über einen Widerstand R4 mit Masse 2 in Verbindung. Ferner liegt der Plus-Eingang 8 an einem Verbindungspunkt 13, der über einen Widerstand R3 an den Pluspol der Versorgungsspannung U_St geschaltet ist. Parallel zum Widerstand R3 liegt ein Kondensator C1. Der Widerstand R3 bildet mit dem Kondensator C1 ein R/C-Glied 14. An den Verbindungspunkt 13 ist der eine Anschluß eines Widerstandes R2 gelegt, während der andere Anschluß mit einem Ausgang 15 des Komparators S1 in Verbindung steht. Der Ausgang 15 ist ferner über einen Widerstand R1 mit dem Pluspol der Versorgungsspannung U_St verbunden. Der Ausgang 15 steht ferner mit einer Klemme 16 in Verbindung, die den Ausgang A der Schaltungsanordnung bildet.

Der Kondensator C3 bildet für das an den Triggereingang E1 angelegte Signal zusammen mit der Widerstandsbeschaltung in diesem Zweig einen Kurzzeitspeicher 17, der demgemäß als R/C-Glied ausgebildet ist. Entsprechendes gilt für den Kondensator C4 zusammen mit der Widerstandsbeschaltung des Eingangszweiges des Komparators S3; d. h., auch hier liegt ein Kurzzeitspeicher 18 für das an den Anfrageeingang E1 angelegte Signal vor, wobei der Kurzzeitspeicher 18 ebenfalls als R/C-Glied ausgebildet ist.

Im nachfolgenden wird die Funktionsweise der Schaltungsanordnung gemäß Fig. 1 erläutert:

Es sei vorausgesetzt, daß an dem Triggereingang E1 ein nicht dargestellter Rechner angeschlossen ist, dessen korrekte Arbeitsweise von der Schaltungsanordnung gemäß Fig. 1 überwacht werden soll. Der Rechner leitet dem Triggereingang E1 vorzugsweise periodisch Triggersignale zu. Hieraus bildet der Kurzzeitspeicher 17 eine Spannung U2-, die am Minus-Eingang des Komparators S2 anliegt. Über den durch die Widerstände R9 und R10 gebildeten Spannungsteiler wird der Plus-Eingang 4 des Komparators 2 mit einem entsprechenden Potential vorgespannt. Dieses gilt ebenfalls für den Plus-Eingang 6 des Komparators S3. Die Auslegung des Kurzzeitspeichers 17, d. h., die Größe des Kondensators C3 sowie dessen Widerstandsbeschaltung ist relativ zu der Frequenz sowie dem Tastverhältnis und der Amplitude des an dem Triggereingang E1 anliegenden Triggersignals derart gewählt, daß bei korrekter Triggerung, also korrekter Rechnerfunktion, der Komparator S2 durchgeschaltet wird, so daß sein Ausgang 7 auf Masse 2 liegt. Hierdurch weist das Potential am Plus-Eingang 8 des Komparators S1 ebenfalls ungefähr Masseniveau auf, da der Widerstand R8 wesentlich kleiner als der Widerstand R3 gewählt ist. Ferner ist die Dimensionierung der Widerstände R5, R6 und R7 derart ausgelegt, daß das Potential am Minus- Eingang von S1 unabhängig von dem Schaltungszustand des Komparators S3 immer größer als Masse ist, so daß unabhängig von der Beaufschlagung des Anfrageeingangs E2 der Ausgang 15 des Komparators S1 durchgeschaltet bleibt, also auf Massepotential liegt. Bei der zuvor bereits erwähnten Wahl der Frequenz und des Tastverhältnisses am Triggereingang E1 ist ferner sichergestellt, daß sich das Potential am Plus-Eingang 8 des Komparators S1 auch während der Sperrphasen des Komparators S2 nicht wesentlich erhöht. Hieraus folgt, daß der Komparator S1 in seinem durchgeschalteten Zustand verbleibt, da am Minus-Eingang 11 ein höheres Potential als am Plus-Eingang 8 liegt. Entfällt nun das Triggersignal am Triggereingang E1, beispielsweise, weil der Rechner im Programmablauf "hängensgeblieben" ist, so schaltet S2, so daß sich am Plus- Eingang 8 des Komparators S1 ein von den Widerständen R3 und R4 bestimmts Potential einstellt. Das Potential am Plus-Eingang 8 wird durch das von den Widerständen R3 und R4 gebildete Spannungsteilerverhältnis derart vorgegeben, daß es zwar größer als Masse, jedoch kleiner als das am Minus-Eingang 11 des Komparators S1 liegende Potential bei nicht durchgeschaltetem Komparator S3 ist.

Tritt nunmehr im Rechnersystem ein bestimmtes Ereignis auf, so daß eine Prüfung der korrekten Funktion des Gesamtsystems erforderlich wird, so liegt der Rechner an den Anfrageeingang E2 ein Anforderungssignal, das zum Durchschalten des Komparators S3 führt. Hierdurch wird der Minus-Eingang 11 des Komparators S1 auf Masse gelegt, so daß das Potential am Minus- Eingang 11 kleiner als am Plus-Eingang 8 wird. Damit schaltet der Komparator S1 um, so daß an seinem Ausgang 15 bzw. an der Klemme 16 ein Resetzustand eingenommen wird. Durch die dynamische Einkoppelung des Anforderungssignals am Anfrageeingang E2 ist dieser Resetzustand zeitlich begrenzt. Mit Variation des Kondensators C4 läßt sich die Reset-Zeit verändern. Mithin liegt am Ausgang A der Schaltungsanordnung ein Reset-Impuls vor, der dem Rechner zugeführt wird und dadurch en Rücksetzvorgang auslöst.

Um eine Fehlfunktion während der Einschaltphase der Versorgungsspannung U_St zu unterbinden, werden beim Spannungsanstieg dem Komparator S1 über die R/C-Glieder 12 und 14 derartige Potentiale zugeführt, daß am Ausgang A ein Power-On-Reset liegt, der somit bis zum Überschreiten einer Schwelle der Versorgungsspannung U_St, die eine korrekte Funktion der Systemkomponenten gewährleistet, einen aktiven Rechnerbetrieb unterbindet. Hierzu ist die Anordnung derart ausgebildet, daß der Plus-Eingang 8 des Komparators S1 aufgrund einer größeren Zeitkonstante der Parallelschaltung von Kondensator C1 und Widerstand R3 gegenüber der Zeitkonstanten der Parallelschaltung von C2 und R5 für eine gewisse Zeit positiver als das Potential am Minus- Eingang 11 ist, was - wie gesagt - zur Abgabe eines Power-On-Resets am Ausgang A führt. Da während der Einschaltphase keine Signale am Triggereingang E1 bzw. Anfrageeingang E2 anliegen, übersteigt das Potential am Minus-Eingang 11 aufgrund der Spannungsteilerdimensionierung des Widerstandes R3 und des Widerstandes R4 gegenüber dem aus den Widerständen R5 und R6 gebildeten Spannungsteiler nach Ablauf einer gewissen Zeit das Potential am Plus-Eingang 8. Hierdurch wird der Power-On-Reset beendet.

Die Spannungsverläufe der Fig. 2 verdeutlichen die Funktionsweise der erfindungsgemäßen Schaltungsanordnung. Die Fig. 2a zeigt das Einschalten der Versorgungsspannung U_St. Im Einschaltzeitpunkt springen die Spannungen U1- und U1+ ebenfalls auf das Potential der Versorgungsspannung U_St. Die Spannung U1- liegt am Minus-Eingang 11 und die Spannung U1+ am Plus-Eingang 8 des Komparators S1 an. Aufgrund der unterschiedlichen Zeitkonstanten der durch die Kondensatoren C1 und C2 sowie die Widerstände R3 bis R6 gebildeten Spannungsteiler fällt das Potential am Minus- Eingang 11 des Komparators S1 schneller als am Plus- Eingang 8 ab (vgl. Fig. 2b, 2c). Hierdurch liegt gemäß Fig. 2d vom Zeitpunkt t_a (Einschaltzeitpunkt) bis zum Zeitpunkt t_b (hier wird das Potential am Minus- Eingang 11 größer als am Plus-Eingang 8) am Ausgang A ein Power-On-Reset an. Durch das Durchschalten des Komparators S1 zum Zeitpunkt t_b verändert sich das Potential am Plus-Eingang 8. Es sinkt - wie aus der Fig. 2c ersichtlich - bis zum Zeitpunkt t_c noch weiter ab.

Nach Ablauf der Power-On-Zeit nimmt der nicht dargestellte Rechner seine Funktion auf und gibt periodische Triggerimpulse auf den Triggereingang E1. Diese Triggerimpulse sind in der Fig. 2e dargestellt. Die Impulsdauer t₁ ist ebenso groß wie die impulsfreie Zeit t₂. Vorzugsweise beträgt t₁ gleich t₂ gleich 200 µs. Durch die Triggerimpulse wird der Komparator S2 durchgeschaltet, so daß gemäß Fig. 2c das am Plus- Eingang 8 vorherrschende Potential U1+ bis auf etwa Masse abfällt. Während der Periodendauer (t₁+t₂) steigt das Potential U1+ am Plus-Eingang 8 des Komparators S1 geringfügig an (siehe Fig. 2c). Tritt jedoch ein erneuter Triggerimpuls am Triggereingang E1 auf, so sinkt das Potential U1+ wieder auf Masseniveau ab (vgl. Zeitpunkt t_d). Die Fig. 2f zeigt am Anfrageeingang E2 anliegende Anforderungsimpulse des Anforderungssignals. Die Spannung sinkt am Minus-Eingang 11 des Komparators S2 zwar stets mit der vorderen Impulsflanke der Anforderungsimpulse ab, unterschreitet jedoch nicht das am Plus-Eingang 8 des Komparators S1 anliegende Potential. Demzufolge bleibt der Komparator S1 durchgeschaltet, solange die Triggerimpulse am Triggereingang E1 korrekt anliegen (Zeitraum t_c bis t_e).

Um den Zeitpunkt t_f herum sind keine Triggerimpulse am Triggereingang E1 vorhanden. Mithin liegt eine Störung des Rechners vor. Der Ausfall der Triggerimpulse bewirkt einen Potentialanstieg am Plus-Eingang 8 des Komparators S1 (U1+, Fig. 2c). Tritt nun ein Anforderungsimpuls auf (Zeitpunkt t_f), so schaltet der Komparator S1, da das Potential an seinem Plus-Eingang 8 größer als an seinem Minus-Eingang 11 ist. Am Ausgang A wird daher ein Reset-Impuls abgesetzt (Fig. 2d). Der Reset-Impuls wird zum Zeitpunkt t_g beendet, da in diesem Zeitpunkt durch den Spannungsanstieg von U1- der Minus-Eingang 11 ein größeres Potential als der Plus-Eingang 8 aufweist. Zum Zeitpunkt t_h gibt der Rechner wieder Triggerimpulse auf den Triggereingang E1. Der nachfolgende Anforderungsimpuls zum Zeitpunkt t_i führt zu keiner Reaktion am Ausgang A, da eine korrekte Triggerung erfolgt. Die in der Fig. 2 gezeigten Spannungen ergeben sich aus den Beziehungen

Die Fig. 3a zeigt die Potentialverläufe an den Eingängen des Komparators S3. Die Spannung am Plus-Eingang 6 ergibt sich zu

Für die Spannung am Minus-Eingang 5 des Komparators S3 gilt die Beziehung

wobei U_Hub das am Anfrageeingang E1 anliegende Potential ist. Beim Anlegen eines Anfrageimpulses stellt sich am Minus-Eingang 5 des Komparators S3 das nach obiger Formel berechenbare Potential ein (Zeitpunkt t′). Im weitren zeitlichen Verlauf sinkt dann die Spannung U3- aufgrund des Kondensators C4 ab, bis es zum Zeitpunkt t″ das Potential U3+ unterschreitet.

Die Fig. 3b zeigt die zur Fig. 3a zugehörigen Spannungsverläufe an den Eingängen des Komparators S1. Am Plus-Eingang 8 liegt die Spannung

Die Spannung am Minus-Eingang 11 ist von dem Schaltzustand des Komparators S3 abhängig. Bis zum Zeitpunkt t′ beträgt das Potential

Zum Zeitpunkt t′ sinkt die Spannung. Sie fällt schließlich bis auf

ab. (Das Zeichen "∥" bedeutet "Widerstandswert der Parallelschaltung der beiderseits dieses Zeichens stehenden Widerstände".)

Da bis zum Zeitpunkt t′ die Spannung U1- größer als U1+ ist, liegt am Ausgang A des Komparators S1 kein Impuls an (Fig. 3c). Zum Zeitpunkt t′ unterschreitet U1- das Potential von U1+, so daß der Komparator S1 schaltet und einen Reset abgibt. Ab dem Zeitpunkt t″ steigt die Spannung an U1- an, da der Komparator S3 umgeschaltet hat. Dieses hat zur Folge, daß zum Zeitpunkt t‴ das Potential U1- größer als U1+ wird, so daß eine Umschaltung von S1 erfolgt mit der Folge, daß der Resetzustand aufgehoben wird.

Die Fig. 4 deutet an, daß die Schaltungsanordnung gemäß Fig. 1 auf einfache Weise erweitert werden kann. Hierzu ist die Klemme 16 über eine Diode D3 mit dem Ausgang 15 der Schaltungsanordnung gemäß Fig. 1 verbunden. Die Klammer x soll andeuten, daß die Schaltungsanordnung gemäß Fig. 1 an die Anode der Diode D3 angeschlossen ist. Die Klammern y und z deuten an, daß an die Klemme 16 noch weitere Überwachungsschaltungen angeschlossen sein können, die ebenfalls bei einer Fehlfunktion zur Abgabe eines Resetimpulses führen. Beispielsweise kann es sich hier um eine Unterspannungs- Überwachungsschaltung usw. handeln.

Die Fig. 5 zeigt ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung. Diese ist entsprechend der Schaltung in Fig. 1 aufgebaut, weist jedoch anstelle der Komparatoren Transistoren T2 und T3 auf. Da die Funktionsweise entsprechend der in der Fig. 1 ist, erübrigt sich eine nähere Beschreibung.

Als bevorzugt hat sich die nachfolgende Dimensionierung bei der Schaltungsanordnung gemäß Fig. 1 herausgestellt:

R 1 = 3 K 9
R 2 = 1 M
R 3 = 49 K 9
R 4 = 49 K 9
R 5 = 20 K
R 6 = 25 K
R 7 = 3 K
R 8 = 1 K
R 9 = 40 K
R10 = 10 K
R11 = 20 K
R12 = 20 K
R13 = 20 K
R14 = 20 K
C 1 = 100 nF
C 2 = 100 nF
C 3 = 10 nF
C 4 = 10 nF

Claims (8)

1. Schaltungsanordnung zur Erzeugung eines Resetimpulses beim Auftreten einer Fehlfunktion in einem Rechnersystem oder dergleichen, mit einer Prüfschaltung, die in bestimmten Zeitabständen vom Rechnersystem getriggert werden muß, dadurch gekennzeichnet, daß bei einem Ausfall der Triggerung oder einer Fehltriggerung ein Resetimpuls erst bei einem durch ein Ereignis ausgelöstes Anforderungssignal abgegeben wird.

2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch eine den Resetimpuls abgebende Vergleichsschaltung (9), deren einer erster Eingang (Plus-Eingang 8) über einen Kurzzeitspeicher (17) vom Triggersignal und deren anderer zweiter Eingang (Minus-Eingang 11) vom Anforderungssignal angesteuert wird, wobei zumindest einer der beiden Eingänge (8, 11) derart vorgespannt ist, daß die Vergleichsschaltung (9) ohne Triggerung oder bei Fehltriggerung und ohne Anforderungssignal an ihrem Ausgang (15) nicht den Resetzustand annimmt, jedoch ohne Triggerung oder bei Fehltriggerung und Anliegen des Anforderungssignals in den Resetzustand versetzt wird.

3. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Kurzzeitspeicher (17) von einem R/C- Glied gebildet ist.

4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Vorspannung des Eingangs (Plus-Eingang 8, Minus-Eingang 11) durch einen Spannungsteiler (R3, R4; R5, R6) erfolgt.

5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an dem ersten und an dem zweiten Eingang (Plus-Eingang 8, Minus-Eingang 11) jeweils ein Spannungsteiler (R3, R4; R5, R6) und ein Vorwiderstand (R8, R7) angeschlossen ist und daß die Vorwiderstände (R8, R7) jeweils über ein Schaltmittel (Komparator S2, Komparator S3, Transistor T2, Transistor T3) an einen dem Triggersignal zugehörigen Triggereingang (E1) bzw. einen dem Anforderungssignal zugehörigen Anfrageeingang (E2) angeschlossen sind.

6. Schaltungsanordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, daß die Schaltmittel als Komparatoren (S2, S3) ausgebildet sind.

7. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Schaltmittel als Transistoren (T2, T3) ausgebildet sind.

8. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Spannungsteiler (Widerstände R3, R4; R5, R6) durch Beschaltungsglieder (Kondensatoren C1, C2) derart unterschiedliche Zeitkonstanten aufweisen, daß beim Einschalten der Versorgungsspannung (U_St) der Schaltungsanordnung an den beiden Eingängen der Vergleichsschaltung (9) vorübergehend jeweils ein Spannungspotential besteht, das ein Power-On-Reset am Ausgang (15) erzeugt.