JPH0335853B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 電子機器等に広く使用される単安定マルチバイ
ブレータに関する。

（従来の技術） 第４図は従来から使用されている単安定マルチ
バイブレータの具体的な構成例を示す回路図であ
り、また、第５図は第４図示の単安定マルチバイ
ブレータの動作説明用の波形図である。第４図に
示されている単安定マルチバイブレータにおい
て、１は入力トリガパルスａ（第５図のａ）が供
給される信号入力端子、２は単安定マルチバイブ
レータの出力信号ｈ（第５図のｈ）の出力端子で
あり、また３はセツトリセツトフリツプフロツ
プ、４は抵抗Ｒ１とコンデンサＣ１によつて構成
されている時定数回路、５は比較器、９はインバ
ータ、Ｑ１は時定数回路４におけるコンデンサＣ
１の蓄積電荷を放電するトランジスタ、Vrefは
比較器５の反転入力端子に与える基準電圧源であ
つて、前記した信号入力端子１はセツトリセツト
フリツプフロツプ３のセツト端子Ｓに接続されて
おり、また、前記したセツトリセツトフリツプフ
ロツプ３のＱバー端子はインバータ９の入力側と
トランジスタＱ１のベースとに接続されている。

前記したトランジスタＱ１のエミツタは接地さ
れており、また、トランジスタＱ１のコレクタは
時定数回路４のコンデンサＣ１の非接地端子と比
較器５の非反転入力端子とに接続されている。前
記した比較器５の出力は、前記したセツトリセツ
トフリツプフロツプ３のリセツト端子に接続され
ている。前記したインバータ９の出力側には出力
端子２が接続されている。

前記のように構成されている第４図示の単安定
マルチバイブレータの動作は次のとおりである。
信号入力端子１に対して第５図のａに示されてい
る時刻ｔ１に、入力トリガパルスａが供給される
と、前記の入力トリガパルスａによつてセツトリ
セツトフリツプフロツプ３が時刻ｔ１にセツトさ
れると、それのＱバー端子の出力信号ｇが第５図
のｇのように時刻ｔ１にハイレベルの状態からロ
ーレベルの状態に変化する。

それにより、前記したセツトリセツトフリツプ
フロツプ３のＱバー端子の出力信号ｇが与えられ
ているトランジスタＱ１は、時刻ｔ１にそれまで
の導通状態から非導通状態に変化するために、時
定数回路４のコンデンサＣ１には、時刻ｔ１から
抵抗Ｒ１を通して充電が開始され、前記のコンデ
ンサＣ１の端子電圧Vcは時刻ｔ１から時定数回
路４の時定数に従つて次第に上昇して行く。

また、前記したセツトリセツトフリツプフロツ
プ３のＱバー端子の出力信号ｇが与えられている
インバータ９の出力信号ｈは、時刻ｔ１にそれま
でのローレベルの状態からローレベルの状態に変
化する。そして、前記のように時刻ｔ１以降に次
第に上昇している時定数回路４のコンデンサＣ１
の端子電圧Vc（第５図のVc）が時刻ｔ２に比較
器５の反転入力端子に与えられている基準電圧
Vrefに達すると、比較器５からは時刻ｔ２にハ
イレベルの出力信号ｉ（第５図のｉ）が出力され
て、それが前記したセツトリセツトフリツプフロ
ツプ３のリセツト端子Ｒに与えられるので、セツ
トリセツトフリツプフロツプ３は時刻ｔ２にリセ
ツトされる。

それで、セツトリセツトフリツプフロツプ３の
Ｑバー端子の出力信号ｇは第５図のｇのように時
刻ｔ２にローレベルの状態からハイレベルの状態
に変化する。前記したセツトリセツトフリツプフ
ロツプ３のＱバー端子の出力信号ｇが与えられて
いるトランジスタＱ１は、時刻ｔ２にそれまでの
非導通状態から導通状態に変化するために、時定
数回路４のコンデンサＣ１はそれの非接地端子側
が、時刻ｔ２にトランジスタＱ１のコレクタ・エ
ミツタ間によつて接地に接続され、前記のコンデ
ンサＣ１の端子電圧Vcは時刻ｔ２から略々接地
電位になされる。

また、前記したセツトリセツトフリツプフロツ
プ３のＱバー端子の出力信号ｇが与えられている
インバータ９の出力信号ｈは、時刻ｔ２にそれま
でのハイレベルの状態からローレベルの状態に変
化する。前記の動作は時刻ｔ３に入力トリガパル
スａが信号入力端子１に供給されたときにも同様
に行なわれるから、第４図に示されている単安定
マルチバイブレータは、それの信号入力端子１に
対して入力トリガパルスａが供給される度毎に前
記したような動作を行なうことにより、所定のパ
ルス巾の出力信号ｈを出力端子２に送出する。

（発明が解決しようとする問題点） ところで、第４図示の構成を有する従来の単安
定マルチバイブレータの出力信号のパルス巾は、
信号入力端子１の入力トリガパルスａが供給され
てトランジスタＱ１が導通状態から非導通状態に
変化した時点から、時定数回路４におけるコンデ
ンサＣ１の端子電圧Vcが比較器５の基準電圧
Vrefに達した時点までの期間に対応するものと
なつている。ところがトランジスタＱ１が導通し
ている状態における時定数回路４のコンデンサＣ
１の端子電圧Vcは接地電位ではなく、導通状態
となされているトランジスタＱ１のコレクタとエ
ミツタ間に現われる飽和電圧となつており、ま
た、トランジスタＱ１が導通状態から実際に非導
通状態に変化する時点は、トランジスタの少数キ
ヤリアの蓄積時間だけ遅延するのであるが、前記
の飽和電圧や少数キヤリアの蓄積時間などは温度
の変化に従つて変化するから、第４図示の従来構
成の単安定マルチバイブレータの出力信号のパル
ス巾は温度の変化によつて変化することになる。
それで、温度の変化によつてもパルス巾が変化し
ない出力信号を発生させることのできる単安定マ
ルチバイブレータの実現が望まれた。

（問題点を解決するための手段） 本発明は入力トリガパルスによつてセツトされ
るセツトリセツトフリツプフロツプと、出力の最
高電圧が所定の電圧値V3に制限されるようにな
つている時定数回路と、前記した時定数回路の出
力電圧が、それぞれ比較入力電圧として与えられ
る第１，第２の比較器と、前記した第１の比較器
に対してそれの基準入力電圧として第１の基準電
圧Ｖ１と第２の基準電圧Ｖ２（ただし、Ｖ１＞Ｖ
２）とを選択的に与えるようにする基準電圧切換
手段と、前記した第２の比較器に対しそれの基準
入力電圧としてＶ１＞Ｖ３＞Ｖ４＞Ｖ２の関係に
ある基準電圧Ｖ４を与える手段と、前記した第１
の比較器の出力に基づいて前記した時定数回路を
リセツトする手段と、少なくとも前記した第２の
比較器の出力が与えられる論理回路の出力によつ
て前記したセツトリセツトフリツプフロツプをリ
セツトする手段と、前記した第１の比較器の出力
と入力トリガパルスとの論理和出力によつて前記
した基準電圧切換手段を切換制御する手段とを備
えてなる単安定マルチバイブレータを提供するも
のである。

（実施例） 以下、添付図面を参照して本発明の単安定マル
チバイブレータの具体的な内容について詳細に説
明する。第１図は本発明の単安定マルチバイブレ
ータの一実施例のブロツク回路図であつて、この
第１図に示されている単安定マルチバイブレータ
において、１は入力トリガパルスａ（第２図のａ）
が供給される信号入力端子、２は単安定マルチバ
イブレータの出力信号ｆ（第２図のｆ）の出力端
子であり、また３はセツトリセツトフリツプフロ
ツプ、４は抵抗Ｒ１とコンデンサＣ１とによつて
構成されている時定数回路、５は第１の比較器、
６は第２の比較器、７は基準電圧切換回路、８は
最高電圧制限回路、Ｑ１は時定数回路４における
コンデンサＣ１の蓄積電荷を放電させるトランジ
スタ、Ｖ１〜Ｖ４は基準電圧源、Ｇ１はノアゲー
ト、Ｇ２はアンドゲート、Ｇ３はオアゲートであ
る。

前記した信号入力端子１に供給された入力トリ
ガパルスａはセツトリセツトフリツプフロツプ３
のセツト端子Ｓに与えられるとともに、ノアゲー
トＧ１とオアゲートＧ３に対してそれぞれのもの
の一入力としても供給される。また、前記したセ
ツトリセツトフリツプフロツプ３のＱ端子は出力
信号の出力端子２に接続されている。

前記したトランジスタＱ１のエミツタは接地さ
れており、また、トランジスタＱ１のコレクタは
時定数回路４のトランジスタＣ１の非接地側の端
子と抵抗Ｒ１との接続点と、第１の比較器５の非
反転入力端子と、第２の比較器６の非反転入力端
子と、最高電圧制限回路８におけるトランジスタ
Ｑ３のコレクタとに接続されている。前記した第
１の比較器５からの出力信号ｂ（第２図のｂ）は、
前記したノアゲートＧ１とオアゲートＧ３へそれ
らの他方入力信号として供給されるとともに、ト
ランジスタＱ１のベースに供給されている。

また、前記した第２の比較器６の反転入力端子
には基準電圧源Ｖ４から基準電圧Ｖ４が供給され
ており、第２の比較器６はそれの非反転入力端子
に供給される前記したコンデンサＣ１の端子電圧
Vcと前記した基準電圧Ｖ４との比較出力、すな
わち、第２図のｄに示されているような出力信号
ｄをゲートＧ２（アンドゲートＧ２）へ、それの
一方入力信号として供給する。

前記したアンドゲートＧ２の他方入力として
は、前記したノアゲートＧ１の出力信号が供給さ
れ、ゲートＧ２からの出力信号ｅ（第２図のｅ）
はセツトリセツトフリツプフロツプ３のリセツト
端子Ｒに供給される。

第２図のｃに示されているような前記したオア
ゲートＧ３からの出力信号ｃは、基準電圧切換回
路７に切換制御信号として供給されるが、前記の
基準電圧切換回路７は、それに供給された切換制
御信号ｃに従つて行なわれる切換動作に応じて、
第１の基準電圧源Ｖ１からの基準電圧Ｖ１と、電
圧値がＶ１＞Ｖ２の関係にある第２の基準電圧源
Ｖ２からの基準電圧Ｖ２とを、第１の比較器５の
反転入力端子に対して選択的に切換えて供給す
る。以下の説明において、前記した基準電圧切換
回路７は、それに供給される切換制御信号ｃがロ
ーレベルの状態においては基準電圧Ｖ１が第１の
比較器５の反転入力端子に供給され、また、それ
に供給される切換制御信号ｃがハイレベルの状態
においては基準電圧Ｖ２が第１の比較器５の反転
入力端子に供給されるものとされている。

最高電圧制限回路８は、トランジスタＱ２，Ｑ
３と抵抗Ｒ２と基準電圧源Ｖ３とによつて構成さ
れており、トランジスタＱ３のエミツタが接続さ
れている時定数回路４におけるトランジスタＣ１
の端子電圧Vcの最高電圧を基準電圧源Ｖ３の電
圧値Ｖ３に制限するという動作を行なう。

前記した各基準電圧源Ｖ１〜Ｖ４の電圧値Ｖ１
〜Ｖ４はＶ１＞Ｖ３＞Ｖ４＞Ｖ２の関係を満足す
るように設定されるのである。なお電源Vccの電
圧Vccが前記した基準電圧Ｖ１よりも高い電圧で
あることは当然である。

前記のように構成されている第１図示の単安定
マルチバイブレータの動作は次のとおりである。
信号入力端子１に対して第２図のａに示されてい
る入力トリガパルスａが供給される時刻ｔ１以前
において、時定数回路４におけるコンデンサＣ１
は、電源Vccから抵抗Ｒ１を介して充電されてい
る状態にあり、トランジスタＣ１の端子電圧Vc
は最高電圧制限回路８の動作によつて電圧値Ｖ３
に制限されており、また、オアゲートＧ３から基
準電圧切換回路７に供給される切換制御信号ｃは
ローレベルの状態にあて、第１の比較器５の反転
入力端子には、第１の基準電圧源Ｖ１からの基準
電圧Ｖ１が供給されている状態になされている。

この状態において第１の比較器５からの出力信
号ｂはローレベルであり、したがつて、トランジ
スタＱ１は、不導通の状態になされている。ま
た、第２の比較器６の非反転入力端子に供給され
ているコンデンサＣ１の端子電圧Vcは、既述の
ように最高電圧制限回路８の動作によつて電圧値
Ｖ３に制限されている状態、すなわち、Vc＝Ｖ
３になつているから、第２の比較器６の出力号ｄ
はハイレベルの状態になつており、また、時刻ｔ
１以前の状態においてはノアゲートＧ１の２つの
入力は共にローレベルであるために、ノアゲート
Ｇ１の出力はハイレベルの状態になつていて、ア
ンドゲートＧ２の出力はハイレベルの状態とな
り、したがつて、セツトリセツトフリツプフロツ
プ３はリセツトされている状態になされていて、
それのＱ端子はローレベルの状態にある。

信号の入力端子１に対して時刻ｔ１に入力トリ
ガパルスａが供給されると、入力トリガパルスａ
がオアゲートＧ３を介して基準電圧切換回路７に
切換制御信号ｃとして与えられることにより、基
準電圧切換回路７では第２の基準電圧源Ｖ２から
基準電圧Ｖ２を第１の比較器５の反転入力端子に
与える。このときに第１の比較器５の非反転入力
端子に供給されているコンデンサＣ１の端子電圧
Vcは電圧値がＶ２＜Ｖ３の関係にある電圧Ｖ３
であるから、第１の比較器５の出力信号ｂは時刻
ｔ１にハイレベルの状態に変化する。

前記のようにハイレベルの状態に変化した第１
の比較器５の出力信号ｂは、ノアゲートＧ１の出
力側にローレベルの信号として現われるから、ア
ンドゲートＧ２の出力側がローレベルの状態に変
化して、セツトリセツトフリツプフロツプ３はリ
セツトが解除され、それにより前記したセツトリ
セツトフリツプフロツプ３は入力トリガパルスａ
によつてセツトされて、それのＱ端子の出力信号
ｆは第２図のｆのように時刻ｔ１にローレベルの
状態からハイレベルの状態に変化する。

また、前記した第１の比較器５からのハイレベ
ルの出力信号ｂは、トランジスタＱ１を時刻ｔ１
に不導通の状態から導通の状態に変化させる。そ
れで時定数回路４のコンデンサＣ１はトランジス
タＱ１によつて急速に放電されて、コンデンサＣ
１の端子電圧は第２図のVcに示されているよう
に急速に低下する。第２の比較器６の非反転入力
端子に供給されているコンデンサＣ１の端子電圧
Vcが第２の比較器６の反転入力端子に供給され
ている基準電圧Ｖ４に達した時刻ｔ２に、第２の
比較器６の出力信号ｄが第２図のｄに示されてい
るようにハイレベルの状態からローレベルの状態
に変化する。次に、第１の比較器５の非反転入力
端子に供給されているコンデンサＣ１の端子電圧
Vcが第１の比較器５の反転入力端子に供給され
ている基準電圧Ｖ２に達した時刻ｔ３に、第１の
比較器５の出力信号ｂは第２図のｂに示されてい
るようにハイレベルの状態からローレベルの状態
に変化し、それによりオアゲートＧ３を介して基
準電圧切換回路７に与える切換制御信号ｃが第２
図のｃに示されているように、ハイレベルの状態
からローレベルの状態に変化し、基準電圧Ｖ１を
第１の比較器５の非反転入力端子に与えると同時
に、トランジスタＱ１が導通状態から不導通状態
に変化して、時定数回路４中のコンデンサＣ１に
は時刻ｔ３から抵抗Ｒ１を介して充電が開始さ
れ、コンデンサＣ１の端子電圧Vcは時定数回路
４に設定されている時定数に従つて時刻ｔ３から
上昇し始める。次いで、第２の比較器６の非反転
入力端子に供給されるコンデンサＣ１の端子電圧
Vcが第２の比較器６の反転入力端子に供給され
ている基準電圧Ｖ４に達した時刻ｔ４に、第２の
比較器６の出力信号ｄは第２図のｄに示されてい
るようにローレベルの状態からハイレベルの状態
に変化する。この時刻ｔ４の時点においてノアゲ
ートＧ１の２つの入力は共にローレベルの状態に
あるから、アンドゲートＧ２の２つの入力は時刻
ｔ４に共にハイレベルの状態となり、したがつ
て、アンドゲートＧ２の出力信号ｅは第２図のｅ
のように時刻ｔ４にローレベルの状態からハイレ
ベルの状態に変化して、セツトリセツトフリツプ
フロツプ３は時刻ｔ４にリセツトされ、それのＱ
端子から出力端子２に送出される出力信号ｆは、
第２図のｆに示されるように時刻ｔ４にハイレベ
ルの状態からローレベルの状態に変化する。

以上のように第１図示の単安定マルチバイブレ
ータは、信号の入力端子１に入力トリガパルスが
供給される度毎に、所定のパルス巾の出力信号ｆ
を出力端子２に送出させるように動作する。

第３図は前述した第１図示の単安定マルチバイ
ブレータにおけるオアゲートＧ３と、基準電圧切
換回路７及び基準電圧源Ｖ１〜Ｖ４などの各部分
の具体的な構成例を示した回路図であり、この第
３図において、電源Vccと接地との間に接続され
た抵抗Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２などからな
る抵抗の直列接続回路は、Ｖ３＞Ｖ４＞Ｖ２の関
係を満足させるように、それぞれ所定の電圧値の
基準電圧Ｖ３，Ｖ４，Ｖ２を発生させる分圧回路
網である。

前記した分圧回路網で発生された基準電圧Ｖ２
は、PNPトランジスタＱ７と抵抗Ｒ８とによつ
て構成されているエミツタフオロア段を介して、
NPNトランジスタＱ６と抵抗Ｒ５〜Ｒ７とによ
つて構成されているエミツタフオロア段に与えら
れている。

電源Vccと接地間に接続されている前記した抵
抗Ｒ５〜Ｒ７による抵抗回路網は分圧回路網を形
成している。抵抗Ｒ６と抵抗Ｒ７との接続点には
トランジスタＱ４とトランジスタＱ５とのコレク
タが接続されており、また、前記したトランジス
タＱ４とトランジスタＱ５とのエミツタとは共に
接地されており、さらに前記したトランジスタＱ
４のベースには抵抗Ｒ３を介して入力トリガパル
スａが供給され、さらにまた、トランジスタ５の
ベースには抵抗Ｒ４を介して第１の比較器５から
の出力信号ｂが供給される。そして、前記したト
ランジスタＱ４とトランジスタＱ５とは、第１図
に示されている単安定マルチバイブレータにおけ
るオアゲートＧ３と、基準電圧切換回路７とを構
成している。

前記した抵抗Ｒ５〜Ｒ７による分圧回路網によ
つて、Ｖ１＝Vcc（Ｒ６＋Ｒ７）／（Ｒ５＋Ｒ６
＋Ｒ７）， V5＝Vcc・R6／（R5＋R6） となり、かつ、Ｖ１＞Ｖ３，Ｖ５＜Ｖ２となるよ
うに各抵抗Ｒ５〜Ｒ７の抵抗値を設定すると、前
記したトランジスタＱ４またはトランジスタＱ５
が導通した状態においては、トランジスタＱ６が
導通してエミツタフオロア段としての動作を行な
いつて出力VrefはＶ２となり、また、前記した
トランジスタＱ４とトランジスタＱ５とが共に不
導通の状態においては、トランジスタＱ６が不導
通となつて出力VrefはＶ１となる。このように、
第３図に示されている構成を有する回路配置は、
第１図に示されている単安定マルチバイブレータ
におけるオアゲートＧ３と、基準電圧切換回路７
及び基準電圧源Ｖ１〜Ｖ４などの各構成部分を実
現しているのである。

（効果） 以上、詳細に説明したところから明らかなよう
に、本発明の単安定マルチバイブレータ回路は入
力トリガパルスによつてセツトされるセツトリセ
ツトフリツプフロツプと、出力の最高電圧が所定
の電圧値Ｖ３に制限されるようになされている時
定数回路と、前記した時定数回路の出力電圧が、
それぞれ比較入力電圧として与えられる第１，第
２の比較器と、前記した第１の比較器に対してそ
れの基準入力電圧として第１の基準電圧Ｖ１と第
２の基準電圧Ｖ２（ただし、Ｖ１＞Ｖ２）とを選
択的に与えるようにする基準電圧切換手段と、前
記した第２の比較器に対しそれの基準入力電圧と
してＶ１＞Ｖ３＞Ｖ４＞Ｖ２の関係にある基準電
圧Ｖ４を与える手段と、前記した第１の比較器の
出力に基づいて前記した時定数回路をリセツトす
る手段と、少なくとも前記した第２の比較器の出
力が与えられる論理回路の出力によつて前記した
セツトリセツトフリツプフロツプをリセツトする
手段と、前記した第１の比較器の出力と入力トリ
ガパルスとの論理和出力によつて前記した基準電
圧切換手段を切換制御する手段とを備えてなる単
安定マルチバイブレータであるから、この本発明
の単安定マルチバイブレータでは時定数回路から
の出力電圧Vcが、基準電圧Ｖ２〜Ｖ３の間の電
圧値のものとして得られ、したがつて、トランジ
スタＱ１が飽和することがなく、出力信号のパル
ス巾を決定する上限電圧及び基準電圧などは、そ
れらのすべてが電源と接地間に接続した分圧回路
によつて所定のように設定できるので温度特性を
持たず、したがつて、温度の変化によつても出力
信号のパルス巾が変化しない極めて安定な単安定
マルチバイブレータを提供できる。

【図面の簡単な説明】

第１図は本発明の単安定マルチバイブレータの
実施例のブロツク回路図、第２図は第１図示の単
安定マルチバイブレータの動作説明用の波形図、
第３図は第１図示の単安定マルチバイブレータの
一部の構成例の回路図、第４図は従来の単安定マ
ルチバイブレータの構成例のブロツク回路図、第
５図は第４図示の単安定マルチバイブレータの動
作説明用の波形図である。 １…入力トリガパルスが供給される信号入力端
子、２…単安定マルチバイブレータの出力信号の
出力端子、３…セツトリセツトフリツプフロツ
プ、４…抵抗Ｒ１とコンデンサＣ１とによつて構
成されている時定数回路、５…第１の比較器、６
…第２の比較器、７…基準電圧切換回路、８…最
高電圧制限回路、９…インバータ、Ｑ１…時定数
回路４におけるコンデンサＣ１の蓄積電荷を放電
するトランジスタ、Ｖ１〜Ｖ４…基準電圧源、Ｇ
１…ノアゲート、Ｇ２…アンドゲート、Ｇ３…オ
アゲート。

Claims (1)

【特許請求の範囲】
1. １ 入力トリガパルスによつてセツトされるセツ
   トリセツトフリツプフロツプと、出力の最高電圧
   が所定の電圧値V3に制限されるようになされて
   いる時定数回路と、前記した時定数回路の出力電
   圧が、それぞれ比較入力電圧として与えられる第
   １，第２の比較器と、前記した第１の比較器に対
   してそれの基準入力電圧として第１の基準電圧Ｖ
   １と第２の基準電圧Ｖ２（ただし、Ｖ１＞Ｖ２）
   とを選択的に与えるようにする基準電圧切換手段
   と、前記した第２の比較器に対しそれの基準入力
   電圧としてＶ１＞Ｖ３＞Ｖ４＞Ｖ２の関係にある
   基準電圧Ｖ４を与える手段と、前記した第１の比
   較器の出力に基づいて前記した時定数回路をリセ
   ツトする手段と、少なくとも前記した第２の比較
   器の出力が与えられる論理回路の出力によつて前
   記したセツトリセツトフリツプフロツプをリセツ
   トする手段と、前記した第１の比較器の出力と入
   力トリガパルスとの論理和出力によつて前記した
   基準電圧切換手段を切換制御する手段とを備えて
   なる単安定マルチバイブレータ