JPH0335382A - 携帯可能電子装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、たとえば不揮発性のデータメモリおよびＣＰ
Ｕなどの制御素子を有するＩＣ（集積回路）チップを内
蔵した、いわゆるＩＣカードと称される携帯可能電子装
置に係り、特にそのデータメモリへのデータ書込み制御
方法を改良した携帯可能電子装置に関する。

（従来の技術） 近年、新たな携帯可能なデータ記憶媒体として、消去可
能な不揮発性のデータメモリ（メモリ部）および、これ
らを制御するＣＰＵなどの制御素子を有するＩＣチップ
を内蔵した、いわゆるＩＣカードが開発されている。

通常、この種のＩＣカードは、外部装置（たとえば端末
装置）から動作電源、リセット信号、およびクロックパ
ルスなどの供給を受けて動作し、内蔵する制御素子によ
って内蔵するデータメモリをアクセスすることにより、
選択的に外部とのデータの入出力を行なうようになって
いる。

さて、このようなＩＣカードにおいて、従来のデータメ
モリへのデータの書込制御は、制御素子から出力される
書込み信号によって行なっていた。

（発明が解決しようとする課題） 上記したように、制御素子から出力される書込み信号に
よってメモリ部へのデータ書込みを行なっていたため、
たとえば電源の異常動作、外部装置と通信するためのコ
ンタクト部のチャタリングや、信号ラインのノイズなど
により、制御素子の誤動作が生じ、それに伴ないメモリ
部への不当な書込みや１、メモリ部の内容変化が発生す
る可能性があるという問題があった。

そこで、本発明は、たとえば電源の異常動作、外部装置
と通信するためのコンタクト部のチャタリング、信号ラ
インのノイズなどにより制御素子が誤動作し、メモリ部
に対して不当な書込みを行なったり、メモリ部の内容変
化が発生することを確実に防止できる携帯可能電子装置
を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明は、内部の状態を示す状態信号を出力するメモリ
部と、このメモリ部に対してデータの書込みおよび読出
しを行なうための制御素子を有し、選択的に外部とのデ
ータの入出力を行なう携帯可能電子装置において、前記
制御素子の管理下に位置し、前記メモリ部に対するデー
タの書込みを制御する書込み制御部と、前記メモリ部か
ら出力される状態信号により前記書込み制御部によるデ
ータの書込み動作を禁止状態に制御する制御手段とを具
備している。

（作　用） 制御素子からの書込み信号を書込み制御部を介してメモ
リ部へ与えることによりメモリ部へのデータ書込みを制
御し、かつメモリ部から出力されるその状態信号により
、上記書込み制御部による書込み動作を禁止状態に制御
することにより、たとえば電源の異常動作、外部装置と
通信するためのコンタクト部のチャタリング、信号ライ
ンのノイズなどにより制御素子が誤動作しても、メモリ
部に対して不当な書込みを行なったり、メモリ部の内容
変化が発生することを確実に防止し、メモリ部内のデー
タを確保できる。

（実施例） 以下、本発明の一実施例について図面を参照して説明す
る。

第１図は、本発明に係る携帯可能電子装置としてのＩＣ
カードの構成を示すものである。すなわち、１は外部装
置（たとえば端末装置）と電気的な接触を得るためのコ
ンタクト部で、電源電圧ｖｃｃが供給される電源端子１
１、接地（ＧＮＤ）端子１２、データの入出力（Ｉｌｏ
）端子１３、クロックパルスＣＬＫが入力されるパルス
入力端子１４、リセット信号Ｒ３Ｔが人力されるリセッ
ト信号入力端子１５を備えている。

２は全体的な制御を司る制御素子、３は各種データを記
憶するＥＥＦＲＯＭなどのデータメモリ（メモリ部）、
４はアクセスジェネレータ、５はメモリアクセス制御部
（書込み制御部）、６は電源検知回路である。制御素子
２は、ＣＰＵと、その動作用プログラムを記憶するプロ
グラムマスクＲＯＭと、外部装置との間でデータ伝送を
行なうシリアル入出力制御部を備えている。そして、制
御素子２、データメモリ３、アクセスジェネレータ４、
メモリアクセス制御部５、および電源検知回路６の相互
間は、アドレスバス７とデータバス８および各種制御信
号ラインで結合している。

制御素子２は、外部装置との間で選択的にデータの入出
力を行なう機能、およびデータメモリ３とアクセスジェ
ネレータ４とメモリアクセス制御部５を制御する機能を
有する。電源検知回路６は、外部装置から電源端子１１
に供給される電１１１ｊｊ電圧Ｖｃｃを検知して判定し
、その判定結果をメモリアクセス制御部５へ送る。メモ
リアクセス制御部５は、制御素子２の判断結果と、デー
タメモリ３の書込みサイクル情報と、外部装置からリセ
ット信号入力端子１５に供給されるリセット信号Ｒ３Ｔ
。

および電源検知回路６の判定結果によりデータメモリ３
のライトイネーブル端子ＷＥを制御する。

第２図は、メモリアクセス制御部５を詳細に示す回路図
である。すなわち、メモリアクセス許可／禁止制御用の
Ｄ形フリップフロップ回路（記憶素子、以後単にＦＦ回
路と略称する）１１は、たとえばメモリ空間の特定アド
レスで、かつ特定データビット上に割当てられ、制御素
子２によって管理されている。なお、第２図において、
１２はノア回路、１３，１４．１５はオア回路、１６は
スリーステートバスドライバ、１７はインヒビット回路
、１８．１９はアンド回路である。

本実施例では、アドレス０ＵＴＩでデータビットＤＯに
“１“を書込むと、ＦＦ回路１１はセットされ、データ
メモリ３への書込み許可状態となり、また“０”を書込
むと、ＦＦ回路１１はリセットされ、データメモリ３へ
の書込み禁止状態となる。ＦＦ回路１１の禁止条件は、
外部からのリセット信号Ｒ８Ｔと、電源検知回路６の判
定結果（ＰＤＥＴ）と、データメモリ３のリードアクセ
ス時およびデータメモリ３の書込み状態信号（ＷＲＣＹ
Ｃ）の終了時に対応する。

第３図は、データメモリ３から出力される状態信号ＷＲ
ＣＹＣにより書込み動作を禁止するタイミングチャート
である。たとえばアドレスｒＡＡＡＡＪ時、アクセスジ
ェネレータ４からアドレス０ＵＴＩが発生し、データバ
ス８のビット「０」に“１″を書込むと、ＦＦ回路１１
がセットし、書込み許可状態となる。次に、アドレス１
−ＸＯＯＯＪ時、アクセスジェネレータ４からアドレス
０ＵＴ２が発生し、データバス８上のデータを書込むと
、ＦＦ回路１１が許可状態であれば、書込みパルスＷＲ
ＥＮＢを出力し、データバス８上のデータをデータメモ
リ３に書込む。このとき、書込みパルスＷＲＥＮＢの立
下りでデータメモリ３から書込み状態信号ＷＲＣＹ　Ｃ
が出力される。

次に、アドレスｌ”Ｘ０ＯＩＪ、ｒＸ　００２Ｊとアク
セスジェネレータ４から０ＵＴ２が発生し、データバス
８上データを順次書込むと、ＦＦ回路１１が許可状態で
あれば、書込みパルスＷＲＥ　Ｎ　Ｂを出力し、データ
メモリ３に順次書込む。そして、データメモリ３からの
書込み状態信号ＷＲＣＹＣが立上がった時点でＦＦ回路
１１をリセットし、書込み禁止状態にする。以降、アド
レスバス　００３Ｊにデータバス８上のデータを書込む
と、ＦＦ回路１１が書込み禁止状態であり、書込みパル
スＷＲＥＮＢが発生しない。

［発明の効果］ 以上詳述したように本発明によれば、制御素子からの書
込み信号を書込み制御部を介してメモリ部へ与えること
によりメモリ部へのデータ書込みを制御し、かつメモリ
部から出力されるその状態信号により、上記書込み制御
部による書込み動作を禁止状態に制御することにより、
たとえば電源の異常動作、外部装置と通信するためのコ
ンタクト部のチャタリング、信号ラインのノイズなどに
より制御素子が誤動作しても、メモリ部に対して不当な
書込みを行なったり、メモリ部の内容変化が発生するこ
とを確実に防止し、メモリ部内のデータを確保できる携
帯可能電子装置を提供できる。

【図面の簡単な説明】

図は本発明の一実施例を示すもので、第１図はＩＣカー
ドの構成を示すブロック図、第２図はメモリアクセス制
御部の構成を示すブロック図、第３図はデータメモリか
ら出力される状態信号により書込み動作を禁止するタイ
ミングチャートである。 １・・・コンタクト部、２・・・制御素子、３・・・デ
ータメモリ（メモリ部）　４・・・アクセスジェネレー
タ、５・・、メモリアクセス制御部（書込み制御部）６
６．・電源検知回路、７・・・アドレスバス、８・・・
データバス。

Claims (1)

1. 【特許請求の範囲】 内部の状態を示す状態信号を出力するメモリ部と、この
   メモリ部に対してデータの書込みおよび読出しを行なう
   ための制御素子を有し、選択的に外部とのデータの入出
   力を行なう携帯可能電子装置において、 前記制御素子の管理下に位置し、前記メモリ部に対する
   データの書込みを制御する書込み制御部と、 前記メモリ部から出力される状態信号により前記書込み
   制御部によるデータの書込み動作を禁止状態に制御する
   制御手段と を具備したことを特徴とする携帯可能電子装置。