JPH0332467A

JPH0332467A - 溶接用スイツチング電源装置

Info

Publication number: JPH0332467A
Application number: JP16636489A
Authority: JP
Inventors: Kenzo Danjo; 謙三檀上; Tetsuo Ikeda; 哲郎池田; Kunio Kano; 国男狩野; Haruo Moriguchi; 森口　晴雄
Original assignee: Sansha Electric Manufacturing Co Ltd
Current assignee: Sansha Electric Manufacturing Co Ltd
Priority date: 1989-06-28
Filing date: 1989-06-28
Publication date: 1991-02-13
Anticipated expiration: 2011-09-11
Also published as: JP2533378B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、高周波インバータからなる溶接用スイッチン
グ電源装置に関する。

〔従来の技術〕

従来、溶接用スイッチング電源装置は、例えば第３図に
示すように構成されている。

同図において、（１）は図外の３相交流電源の出力を整
流する入力側整流回路、（２）は入力側整流回路（１）
の両出力端子間に設けられた平滑用コンデンサ、（３）
は入力側整流回路（１）の両出力端子にフルブリッジ接
続されたスイッチング素子であるトランジスタからなる
高周波インバータ、（４）は高周波トランスであり、１
次巻線（４ａ）及び２次巻線（４ｂ）から−なシ、−次
巻線（４ａ）の両端が偏磁防止用コンデンサ（５）を介
してインバータ（３）の両出力端子に接続されている。

（６）は２次巻線の両端に接続された出力側整流回路、
（７）は出力側整流回路（６）の正出力端子に接続され
たｆ溶接トーチ、（８）はアースされた母材でら少。

トーチ（７）とともに溶接負荷（９）を構成してカラ、
平滑用リアク）／Ｌ’Ｑ（＄を介して出力側整流回路（
６）の負出力端子に接続されている。

Ｑυは母材（８）とりアク）／Ｌ’ＱＱとの間の通電路
に設けられ負荷（９〉を流れる負荷電流を検出する変流
器からなる第１の検出器、Ｑ２は基準電源、（２）は誤
差増幅器であシ、検出器Ｑυによる検出電流と基準電源
Ｏによる基準電流との誤差を増幅する。

α◆は所定周期の鋸歯状波を発生する鋸歯状波発振器、
（至）は誤差増幅器０の出力と発振器α４の出力とを比
較する比較器、Ｑ呻は比較器αＯの比較結果により出力
が決定されるフリップフロップ（以下ＦＦという）、α
７）、ＱＩＳはドライブ回路であり、それぞれＦＦＱｔ
９の両出力端子に接続され、ＦＦαＱの出力に基き、イ
ンバータ（３〉のトランジスタのベースに駆動パルスを
出力し、インバータ（３〉の出力を制御する。

そして、第３図に示す構成に釦いて、検出器Ｑｌ）によ
る検出電流と基準電源（６）による基準電流との誤差が
誤差増幅器（２）によシ増幅され、比較器αＯにより誤
差増幅器０の出力と発振器（１４１による鋸歯状波とが
比較され、比較器α篩の出力によりＦＦＱＧの両出力が
決定され、ＦＦＱｆ９の出力に基きドライブ回路ａ’ｈ
　、（２）からインバータ（３）のベースに駆動パルス
が出力され、インバータ（３）の出力が制御され、負荷
（９）を流れる負荷電流が一定に制御される。

〔発明が解決しようとする課題〕

従来の場合、装置の出力精度及び応答速度が誤差増幅器
０のゲイン−周波数特性により制御されるため、アーク
長の変動による負荷インピーダンいという問題点がある
。

さらに、ドライブ回路ａ′ｔ）、（財）からインバータ
（３〉への駆動パルスのパルス幅のばらつきによす、ト
ランス（４）に磁気飽和電流が流れ、トランス（４）の
偏磁が生じ、これを防止するために偏磁防止用コンデン
サ（５）が必要になる。

また、パルスアーク溶接の場合など、出力波形を厳密に
制御する必要があるときに、前記したように出力精度の
点から波形を厳密に制御することができない。

本発明は、前記の点に留意してなされ、出力精度及び応
答速度の改善を図り、従来のような偏磁防止用コンデン
サを設けることなり、トランスの偏磁を防止できるよう
にすることを目的とする。

〔課題を解決するための手段〕

前記目的を達成するために、本発明の溶接用スイッチン
グを源装置では。

交流電源の出力を整流する入力側整流回路と、前記入力
側整流回路の両出力端子に接続されたスイッチング素子
からなる高周波インバータと、１次巻線の両端が前記イ
ンバータの両出力端子に接続された高周波トランスと、前記トランスの２次巻線の両端に接続された出力側整流
回路と、前記出力側整流回路の両出力端子に接続された溶接負荷
と。

前記負荷を流れる負荷電流を検出する第１の検出器と。

前記第１の検出器による検出電流と基準電流との誤差を
増幅する誤差増幅器と、前記トランスの１次巻線を流れる１次電流を検出する第
２の検出器と、前記第２の検出器の出力を整流する整流部と、前記誤差
増幅器の出力と前記整流部の出力とを比較し前記整流部
の出力が前記誤差増幅器の出力以上のときに比較信号を
出力する比較器と。

所定周期でクロックパルスを出力するクロック発振器と
、前記クロックパルスの入力にニジセットされ前記比較信
号の入力によりリセットされるラッチ回路と。

前記ラッチ回路の出力に基き前記スイッチング素子の制
御端子に駆動パルスを出力して前記インバータの出力を
制御するインバータ駆動部とを備えている。

〔作　用〕

以上のような構成にかいて、比較器による整流部の出力
と誤差増幅器の出力との比較結果に基ｔ！、インバータ
への駆動パルスを制御するため、／Ｉ／−プゲインを高
くして出力精度及び応答速度の改善が図れ、高周波トラ
ンスへの磁気飽和電流の通流が防止され、従来のような
偏磁防止用コンデンサを設けることなく、高周波トラン
スの偏磁が防止される。

〔実施例〕

１実施例について第１図及び第２図を参照して説明する
。

第１図において、第８図と同一記号は同−若しくは相当
するものを示し、Ｑ呻は１次巻線（４ａ）を流れる１次
電流を検出する第２の検出器、翰は第２の検出器αりの
出力を整流する整流部、Ｃυは比較器でアシ、誤差増ｆ
ＰＭ器ａ３の出力と整流部２υの出力とを比較し、後者
が前者以上のときにハイレベルの比較信号を出力する。

＠は所定周期でクロックパルスを出力するクロック発振
器、（２）はクロックパルスの入力によシセットされ比
較器ＱＩ）からの比較信号の入力によシリセットされる
Ｒ−Ｓフリツプフロツプからなるラッチ回路、（財）は
ラッチ回路（２）の出力にょシ出力が決定されるＦＦ、
（ホ）、ＯＩはドライブ回路であシ、ＦＦＮとともにイ
ンバータ駆動部＠を構成し、それぞれＦＦ（財）の両出
力端子に接続され、ＦＦ（ハ）の出力に基キ、インバー
タ（３〉のトランジスタのベースに駆動パルスを出力し
、インバータ（３）の出力を定電流制御する。

ところで、第１図では、第３図にかける偏磁防止用コン
デンサ（５）を削除している。

そして、第１の検出器Ｑυによる検出電流と基準電源（
２）による基準電流との誤差が誤差増幅器０により増幅
され、整流部翰の出力と誤差増幅器０の出力とが比較器
■Ｄにより比較される。

このとき、整流一部翰の出力が第２図０に示すようにな
る場合、トランス（４）のインダクタンスｅ１による１
次電流の遅れによって、整流部（１）の出力が徐々に増
加し、同図（ｂ）中に１点鎖線で示す誤差増幅器（２）
の出力レペρに達すると、同図（Ｃ）に示すように比較
器（ハ）の出力がハイレベルとなる。

一方、第２図（ａ）に示すようなりロック発振器■から
のクロックパルスによυ、クラッチ路（２）がセットさ
れ、同図（ｄ）に示すようにラッチ回路（２）の出力が
ハイレベルとなシ、同図（Ｃ）に示す比較器（２）から
のハイレベルの比較信号によシラッチ回路（２）がリセ
ットされ、同図（山に示すようにラッチ回路（２）の出
力がローレベルとなυ、このローレベルによって、イン
バータ駆動部（２）によりインバータ（３）がオフに制
御され、１次電流が零となシ、比較器０の出力もローレ
ベルに反転する。

その結果比較器Ｉ２］）の出力信号は、第２図（Ｃ）に
示すようにパルス状になる。

従って、あるクロックパルスの入力からその直後の比較
信号の入力までの間、ラッチ回路（２）の出力はハイレ
ベルとなう、このラッチ回路（２）のハイレベル出力に
基き、例えば一方のドライブ回路（至）からインバータ
（３〉の正期間側トランジスタのベースに駆動パルスが
出力され、インバータ（３）の正期間側トランジスタが
オンして１次巻線（４ａ）に正側の半波の電流が流れる
。

さらに、次のクロックパルスの入力からその直後の比較
信号の入力管での間、ラッチ回路（ホ）の出力は再びハ
イレベルとなう、このラッチ回路（２）のハイレベル出
力に基き、他方のドライブ回路＠からインバータ（３）
の負期間側トランジスタのベースに駆動バ〃スが出力さ
れ、インバータ（３）の負期間側トランジスタがオンし
て１次巻線（４ａ）に負側の半波の電流が流れ、これら
の動作が繰シ返される。

このとき、クロック発振器＠の出力の１周期がインバー
タ（３）の出力の１／２周期に相当する。

そして、第２の検出器α０．整流部翰、比較器１２］）
の電流マイナーループを定電流フィードバック制御ルー
プに設けたため、Ａ／−プゲインを高くとることができ
、高い出力精度と高速応答性を得ることが可能となり、
高速で変動するアークを高精度に制御でき、厳密な出力
波形制御も可能となる。

さらに、インバータ（３〉の正期間側トランジスタと負
期間側トランジスタのオン期間のばらつきはほとんどな
く、従来のような偏磁防止用コンデンサを設ける筐でも
なく、トランス（４）の偏磁を防止できる。

また、前記したようにループゲインを高くできるため、
入カリッグ／Ｌ／ｖｃ対する出力リップルの圧縮率が高
くなり、副次的効果として、第１図のような３相入力に
おける平滑用コンデンサ（２）に小容量のフィルムコン
デンサを使用することができ、従来に比べ装置の長寿命
化を図ることができる。

さらに、出力短絡時のオーバシュート電流を電流マイナ
ーループによってトランス（４）の１次側で制限できる
ため、リアク）／Ｌ’ＱＯの飽和電流を従来よう小さく
することが可能になう、リアクトルαＱの小型化を図る
ことができる。

〔発明の効果〕

本発明は、以上説明したように構成されているので、以
下に記載する効果を奏する。

第２の検出器、整流部、比較器の電流マイナーループを
フィードバック制御〃−グに設け、比較器による整流部
の出力と誤差増幅器の出力との比較結果に基き、インバ
ータへの駆動パルスを制御するため％ループゲインを高
くとることができ。

高い出力精度と高速応答性を得ることが可能となう、高
速で変動するアークを高精度に制御でき。

厳密な出力波形制御も可能となシ、しかも従来のような
偏磁防止用コンデンサを設けることなく。

高周波トランスの偏磁を防止することができる。

【図面の簡単な説明】

第１図及び第２図は本発明の溶接用スイッチング電源装
置の１実施例を示し、第１図は結線図。第２図（ω〜（山は動作説明用のタイミングチャート。第３図は従来例の結線図である。（１）・・・入力側整流回路、（３）・・・高周波イン
バータ、（４）・・・高周波トランス、　　（４ａ）、
（４ｂ）・・・１次、２次巻線、（６）・・・出力側整
流回路、（９〉・・・溶接負荷、Ｑυ・・・第１の検出
器、αの・・・基準電源、　Ｑ３・・・誤差増幅器、α
０・・・第２の検出器、翰・・・整流部％０・・・比較
器、＠・・・クロック発振器、＠・・・ラッチ回路、＠
・・・インバータ駆動部。

Claims

【特許請求の範囲】

（１）交流電源の出力を整流する入力側整流回路と、前
記入力側整流回路の両出力端子に接続されたスイッチン
グ素子からなる高周波インバータと、１次巻線の両端が
前記インバータの両出力端子に接続された高周波トラン
スと、前記トランスの２次巻線の両端に接続された出力側整流
回路と、前記出力側整流回路の両出力端子に接続された溶接負荷
と、前記負荷を流れる負荷電流を検出する第１の検出器と、前記第１の検出器による検出電流と基準電流との誤差を
増幅する誤差増幅器と、前記トランスの１次巻線を流れる１次電流を検出する第
２の検出器と、前記第２の検出器の出力を整流する整流部と、前記誤差
増幅器の出力と前記整流部の出力とを比較し前記整流部
の出力が前記誤差増幅器の出力以上のときに比較信号を
出力する比較器と、所定周期でクロックパルスを出力す
るクロック発振器と、前記クロックパルスの入力によりセットされ前記比較信
号の入力によりリセットされるラッチ回路と、前記ラッチ回路の出力に基き前記スイッチング素子の制
御端子に駆動パルスを出力して前記インバータの出力を
制御するインバータ駆動部とを備えたことを特徴とする
溶接用スイッチング電源装置。