JPS61159290A - 直流抵抗溶接機の制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電源をインバータを介して溶接ガンに接続し
た直流抵抗溶接機の制御回路に関する。

（従来の技術） 従来この種の直流抵抗溶接機において、通電初期に溶接
変圧器の鉄心の磁器飽和等のために回路にしばしば過渡
的に過電流が流れる場合があったので、インバータを構
成するパワートランジスタやその他の部品の容量を大き
くしたり、あるいは通電流検出回路を設（プて過電流が
流れたとき溶接回路を開路し抵抗溶接機の作動を停止す
るようにしていた。

（発明が解決しようとする問題点） かくて従来のものの前者の場合には装置が大型化すると
共にコスト高となり、後者の場合には作業能率が悪く流
れ作業には使用できない不都合があった。

（問題点を解決するための手段） 本発明は、電源をインバータを介して溶接ガンに接続し
た直流抵抗溶接機において、該インバータの通電初期の
所定時間の間の出力パルスをその後の通電時より小さく
なるようにしたことを特徴とする。

（実施例） 本発明の実施例を図面につき説明する。

第１図は、本件出願人が先に提案した直流抵抗溶接機の
定電流回路（特願昭５８−２４３１００号）に適用され
た本発明の一実施例の全体構成図を示す。

同図において、（１）は電源回路で、該電源回路（１）
は商用電源端子（２）に接続された整流回路（３）と平
滑回路（４）とから成る。

（５）は１〜ランジスタ（５１）　（５２）　（５ａ）
　（５ａ）　（５５）等の素子により構成されたインバ
ー１で、該インバータ（５）の交流出力は溶接１〜う′
ンス（６）及び整流回路（７）を介して溶接ガン（８）
に加えるようになっている。

該電源回路（１）をインバータ（５）を介して溶接ガン
（８）に接続する接続回路におりるインバータ（５）の
入ノ〕回路（又は溶接トランス（６）の２次回路）には
変流器等の電流検出器（９）が介入されており、該電流
検出器（９）は、検出回路ａ０に接続されている。

該検出回路ａ０は、前記接続回路に流れる電流の実効値
が設定値を超過したり、あるいは、電流のパルス幅が設
定した最大パルス幅に達したとき検出電流を出力するも
ので、先に提案した回路であるから詳しい説明は省略す
る。

（’＋１）はそれぞれの検出電流（“’Ｌ”）が入力し
たとき高レベルの電流を出力するＮＯＲゲーｉ〜、０ｂ
はインバータ（５）の出力パルス幅を制御する制御回路
で、該回路（ＩｚはＮＯＲゲートＩ′ｌ′Ｄに接続され
たパルス幅制御回路（１３１と発振器ａルとから成り、
その出力はインバータ（５）を構成するトランジスタ（
５１）　（５２）　（５３）　（５ａ）　（５６）のベ
ースドライブ回路（１５＋）　（１５２）　（１５３）
　（１５ａ）に各接続され、パルス幅制御回路（ｌｅに
ＮＯＲゲート０から低レベルの信号が入）ｊしていると
き、インバータ（５）を作動する高レベルの信号を出力
し、高レベルの信号が入力しているときインバータ（５
）を不作動にして電流を遮断する低レベルの信号を、出
力するようになっている。

第２図は前記パルス幅制御回路（＋２１の一例を示す。

同図において、（ＩＯはリセット端子が前記ＮＯＲゲー
１−　（１１）に接続され、前記検出電流が出力し、Ｎ
ＯＲゲー１−　（Ｉｔ）から高レベルの出力電流が該リ
セット端子に加わったときリセットされて低レベルの信
号を出力し、発振器（１７１のパルスによりセラトされ
て高レベルの信号を出力するＲ−Ｓフリップフロップ、
ａ８＋は発振器ａ７１のパルスにより作動し出力端子Ｑ
とＯに該パルスの入力毎に交互に高レベルの信号を出力
するフリップフロップ、（１９１）　（１９２）はそれ
ぞれ前記ベースドライブ回路（１５＋）（１５２）と（
１５ａ）　（１５４）に接続されるアンドゲート、■は
発振器（＋７１のパルスで作動しインバータ（５）の通
電初期の所定時間の後の通電時における出力パルス幅を
決定する単安定マルチバイブレータ、σは発振器０のパ
ルスが入力し始めてから出力が高レベルになるまでの時
間が通電初期における過渡的な過電流が発生しやすい所
定時間例えばインバータ（５）の出力パルス周波数が８
００Ｈｚ　／秒のとき、１６バルス分すなわち２０ミリ
秒に設定されたプリセットカウンタ、■は発振器（＋７
１のパルスにより作動し単安定マルチバイブレータ■の
出力パルスのパルス幅の例えば十のパルスを出力する単
安定マルチバイブレータ、■はへＮＤゲート、■はＯＲ
ゲートである。

次にこの実施例回路の作動を説明する。

発振器ａカは、電源回路（１）をインバータ（５）を介
し溶接ガン（８）に接続する接続回路に溶接を開始した
時、発振を開始するものとする。

通電の開始と共にプリセラ１〜カウンタ０はカウントを
開始し、所定時間に達するまで出力端子から低レベルの
信号を出力しており、一方、単安定マルチバイブレータ
のは発振器（１７１のパルスで作動し、該パルスの入）
〕毎に単安定マルチバイブレータ■の出力パルス幅の例
えば士のパルス幅のパルス信号を出力し、このパルス信
号はＯＲゲート［相］を経てＡＮＤゲート■の一方の入
力端子に入力する。

通電開始から前記所定時間の間、該接続回路に流れる電
流の実効値が設定値を超過せず、あるいはその電流のパ
ルス幅が設定した最大パルス幅に達しない状態にあると
仮定すると、その間検出回路（ＩＯから高レベルの信号
が出力しているから、ＮＯＲゲートａｔは低レベルの信
号を出力しており、それ故、Ｒ−Ｓフリップフロップａ
ｅは発振器０のパルスによってセットされて出力端子Ｑ
から高レベルの信号を出力し、この信号は前記ＡＮＤゲ
ーＩ−■の他方の入力端子に入力する。

かくて通電開始から所定時間の間、ＡＮＤグーｈ　（１
９ｄど（１９２）にはそれぞれ単安定マルチバイブレー
タ■、フリップフロップａ８１及びＡＮＤゲー１−〇の
出ノ］信号が入力環ることになり該ＡＮＤゲート（１！
ｈ）と（１９２）は交互に所定時間後の通電時におりる
パルス幅の−３−のパルス信号を出力し、この信号でベ
ースドライブ回路（１５＋）　（１５２）と（１５ｇ）
　（１５４）を附勢する。

所定時間が経過するとプリセラ１〜カウンタ０は高レベ
ルの信号を出力し、この信号はＯＲゲート（２４及びＡ
ＮＤゲートのを経てＡＮＤゲー１〜（１９１）と（１９
２）に加わるから、このＡＮＤゲー１へ（１９＋）と（
１９２）は交互に単安定マルチバイブレータ■の出力パ
ルスのパルス幅により定まる所定時間後の通電時におり
るパルス幅のパルス信号を出ノ〕シ、この信号でベース
ドライブ回路（１５１）　（１５２）と（１５３）　（
１５４）を附勢する。

第３図（Ａ）はインバータ（５）を構成するトランジス
タ（５１）〜（５４）の制御極に加わるパルス電流１１
第３図（Ｂ）は溶接ガン（８）に流れる溶接電流１８を
示す。

図示のように接続回路に通電開始から所定時間の間にそ
の後の通電時の電流に対し例えば４−の電流を流すよう
にしたので、通電初期に溶接変圧器の鉄心の磁器飽和等
による過渡的な過電流を生じない。

（発明の効果） 本発明は、交流電源と溶接ガンとの間に介入接続された
インバータの通電初期の所定時間の間の出力パルス幅を
その後の通電時の電流より小さくなるようにしたので、
インバータを構成するトランジスタやその他の部品の劣
化がなくあるいは必要以上に大型化する必要がなく、ま
た過大電流の検出ににる溶接機の作動の停止１−がない
ため作業能率が向上する効果を右する。

【図面の簡単な説明】

第１図は、先に提案した直流抵抗溶接機の定電流回路に
適用された本発明′の一実施例の全体構成図、第２図は
その要部のブロック図、第３図（八）及び（Ｂ）は各部
の電流波形を示す図である。 （１）・・・電流回路　　　　　（５）・・・インバー
タ（８）・・・溶接ガン　　　　　（９）・・・電流検
出器ＧＯ・・・検出回路　　　　　ａｚ・・・制御回路
ａ３・・・パルス幅制御回路　ａ４）・・・発振器（１
５１）〜（１５４）・・・ベースドライブ回路ａｅ・・
・Ｒ−ｓフリップ７０ツブ ａ７１・・・発振器　　　　　　ａ＆・・・フリップフ
ロップ（１９＋）　（１９２）　Ｑ３・・・ＡＮＤゲー
トｌ２ａｌの・・・単安定マルチバイブレータ■・・・
プリセットカウンタ

Claims (1)

【特許請求の範囲】
1. 電源をインバータを介して溶接ガンに接続した直流抵抗
   溶接機において、該インバータの通電初期の所定時間の
   間の出力パルスをその後の通電時より小さくなるように
   したことを特徴とする直流抵抗溶接機の制御回路。