JPH0349212B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はインバータ装置におけるゲートターン
オフ・サイリスタのオンゲート制御に用いて好適
なゲートターンオフ・サイリスタのパルストラン
ス方式オンゲート制御装置に関するものである。

従来技術 一般に、ゲートターンオフ・サイリスタ（以
下、GTOと略称する。）を主開閉素子として用い
たインバータ装置においては、該GTO及びこれ
と逆並列に接続したダイオードとからなるGTO
回路に流れる負荷電流がインバータ出力の半サイ
クル期間内で負の方向から正の方向に移り変わる
時点でGTOにオンゲート信号を供給する必要が
ある。その場合、GTO回路に流れる負荷電流の
正、負方向を任意の時点で判別するのが面倒なた
め、ゲート回路にパルストランスを用いる従来の
オンゲート制御装置では、インバータ出力の半サ
イクル期間の全体にわたつて高周波でパルストラ
ンスの１次側励磁回路を駆動して、該パルストラ
ンスの２次側に連続的な交流矩形波を発生させ、
それを整流して直流のオンゲート信号として
GTOのゲート−カソード間に加えていた。この
ように半サイクル期間連続の直流信号によりオン
ゲート制御する方式を広幅信号制御方式と称す
る。

第１図はかかる広幅信号制御を行う従来のパル
ストランス方式ゲート制御装置の一例を示したも
のである。同図において、１０は広幅オンゲート
信号発生回路、２０は単一パルスのオンゲート信
号及びオフゲート信号発生回路、７はインバータ
装置の主開閉素子として用いられたGTO、８は
このGTOに逆極性で並列接続されたダイオード
である。９ａはコンデンサ、９ｂは抵抗で、これ
らのコンデンサ、抵抗、及び信号発生回路１０，
２０の出力端はGTO７のゲート−カソード間に
それぞれ並列接続されている。Ｅは本制御装置に
直流電力を供給する直流電源である。

第１図の装置の動作を述べると、広幅オンゲー
ト信号発生回路１０におけるトランジスタ１２，
１３を高周波で所要期間だけ交互にオン・オフ動
作させて、パルストランス１１の２次巻線に交流
矩形波電圧を誘起させ、この電圧をダイオード１
４，１５により整流して得た直流電圧をGTO７
のゲート−カソード間に加える。この直流電圧は
広幅オンゲート信号であり、インバータ出力の半
サイクル期間連続するので、GTOアームに流れ
る負荷電流の方向が正、負いずれの方向でもよ
く、負荷電流の方向判別を必要としない。

次に、単一パルスのゲート信号発生回路２０に
おいては、トランジスタ２２をオンさせてパルス
トランス２１の２次巻線に図示の●印の極性で誘
起電圧を発生させ、この電圧をサイリスタ２５を
通して単一のオンゲートパルスとしてGTO７の
ゲート−カソード間に加える。このオンゲートパ
ルスはGTO７をオーバードライブするための信
号である。次に、オフゲート信号を得るには、ト
ランジスタ２３をオンさせてパルストランス２１
の２次巻線に上記と逆極性の誘起電圧を発生さ
せ、この電圧をサイリスタ２４を通して単一のオ
フゲートパルスとしてGTO７のゲート−カソー
ド間に加える。

第２図は上記のようにしてGTOに加えるゲー
ト信号の波形を示したものである。同図におい
て、イは前記の広幅オンゲート信号、ロのａは前
記のオーバードライブ用オンゲート信号、ロのｂ
は前記のオフゲート信号の各波形である。ハは上
記イ，ロの信号波形を合成した第１図のゲート制
御装置の出力信号波形である。

以上述べたように、従来のGTOのパルストラ
ンス方式ゲート制御装置は、インバータ出力の半
サイクル期間連続する広幅のオンゲート信号を
GTOに加えるようになつているので、ゲート回
路の消費電力が大きく、ゲート制御装置が大形で
高価となる欠点があつた。

これを解決するため、最近パルストランスを用
いたパルストランス方式狭幅オンゲート制御装置
が提案されている（特開昭50−121363号）。この
パルストランス方式狭幅オンゲート制御装置は、
GTOのアノード−カソード間電圧が順電圧にな
つたことを検出して、狭幅オンゲート信号をパル
ストランスを介してGTOのゲート−カソード間
に供給するようになつている。

しかしながら、このような従来のパルストラン
ス方式狭幅オンゲート制御装置では、GTOのア
ノード−カソード間に流れるGTO電流が該GTO
の保持電流以下の場合、極めて僅かのパルス間隔
で狭幅オンゲート信号がパルストランスを介して
繰り返し該GTOのゲート−カソード間に与えら
れるため、パルストランスの鉄心が飽和し、それ
に起因する動作時はね返り電圧により該GTOが
再点弧するなどの該動作を生ずる問題点があつ
た。

発明の目的 本発明の目的は、パルストランスの鉄心の飽和
やそれに起因する動作時はね返り電圧による
GTOの該動作を生じない信頼性の高いGTOのパ
ルストランス方式オンゲート制御装置を提供する
ことにある。

発明の構成 上記の目的を達成するために、本発明の係るオ
ンゲート制御装置の第１の発明は次のように構成
されている。

所定の制御信号により駆動される開閉素子によ
り１次巻線の電流が断続するパルストランスを有
するゲート回路を備えて該パルストランスの２次
巻線よりゲートターンオフ・サイリスタにオンゲ
ート信号を供給するゲートターンオフ・サイリス
タのパルストランス方式オンゲート制御装置にお
いて、前記ゲートターンオフ・サイリスタのアノ
ード−カソード間電圧レベルが所定のレベルより
も高いか低いかを弁別してハイ又はロウレベルの
弁別信号を出力するアノード−カソード間電圧レ
ベル弁別回路と、該アノード−カソード間電圧レ
ベル弁別回路の出力信号を受けて前記各レベルの
弁別信号をそれぞれ異なる所定の時間遅延させて
出力する信号遅延回路と、該信号遅延回路の出力
信号及び前記ゲートターンオフ・サイリスタのオ
ン・オフ動作期間を指令制御するためのゲート制
御信号の両信号を入力信号として前記ゲート回路
の制御信号を出力するアンド回路とを具備する。

また、本発明の第２の発明は次のように構成さ
れている。

所定の制御信号により駆動される開閉素子によ
り１次巻線の電流が断線するパルストランスを有
するゲート回路を備えて該パルストランスの２次
巻線よりゲートターンオフ・サイリスタにオンゲ
ート信号を供給するゲートターンオフ・サイリス
タのパルストランス方式オンゲート制御装置にお
いて、前記ゲートターンオフ・サイリスタのアノ
ード−カソード間電圧レベルが所定のレベルより
も高いか低いかを弁別してハイ又はロウレベルの
弁別信号を出力するアノード−カソード間電圧レ
ベル弁別回路と、該アノード−カソード間電圧レ
ベル弁別回路の出力信号を入力信号とし該入力信
号に所定のレベル変化が生じないときには該入力
信号を出力端より出力し、該入力信号のレベルが
ハイ又はロウのいずれか所定の状態から所定のレ
ベル変化を生じたときは変化後のレベルの信号を
所定の時間出力してのち次に入力される信号を出
力する信号変換回路と、該信号変換回路の出力信
号及び前記ゲートターンオフ・サイリスタのオ
ン・オフ動作期間を指令制御するためのゲート制
御信号の両信号を入力信号として前記ゲート回路
の制御信号を出力するアンド回路とを具備する。

実施例 次に、前記第１の発明の実施例を第３図〜第７
図を参照して詳細に説明する。先ず、本制御装置
の構成を示す第３図のブロツク図において、７及
び８は第１図に同符号で示したと同様のGTO及
びダイオードである。１はGTO７のアノード−
カソード間電圧レベルが所定のレベルよりも高い
か低いかを弁別してハイ又はロウレベルの弁別信
号を出力するアノード−カソード間電圧レベル弁
別回路（以下、単に電圧レベル弁別回路と称す
る。）、２は該電圧レベル弁別回路１の出力信号を
受けて前記各レベルの弁別信号をそれぞれ異なる
所定の時間遅延させて出力する信号遅延回路、３
は図示しない指令回路から与えられるGTO７の
オン・オフ動作期間を指令制御するためのゲート
制御信号、４は信号遅延回路２の出力信号及び該
ゲート制御信号３の両信号を入力信号として制御
信号を出力するアンド回路、５はアンド回路４か
ら出力される制御信号により駆動される開閉素子
により１次巻線の電流が断続するパルストランス
を有するゲート回路である。

第５図は第３図における電圧レベル弁別回路１
の具体的な構成例を示したものである。第５図の
回路においては、GTO７がオフ状態にあつてア
ノード−カソード間電圧が定電圧ダイオード１ａ
のツエナー電圧よりも高い場合に直流電源１ｅよ
り抵抗１ｂ−定電圧ダイオード１ａ−抵抗１ｃを
通つて電流が流れ、トランジスタ１ｄがオンにな
つて抵抗１ｆの両端からＨレベルの出力信号が得
られる。また、GTO７がオン状態にあつてアノ
ード−カソード間電圧が定電圧ダイオード１ａの
ツエナー電圧よりも低い場合には、直流電源１ｅ
よりGTO７−ダイオード１ｇ−抵抗１ｃを通つ
て電流が流れ、抵抗１ｂには電流が流れないの
で、トランジスタ１ｄがオフになつて抵抗１ｆの
両端からＬレベルの出力信号が得られる。

第６図は第３図における信号遅延回路２の具体
的な構成例を示したものである。同図における２
ａはそれに設定されたスレツシユホールドレベル
に対する入力信号レベルの高低に応じてＨ又はＬ
レベルの信号を出力するアンド機能を有する集積
回路である。第６図の回路は、信号入力レベルが
ＨレベルからＬレベルに変化する場合、抵抗２ｃ
及びコンデンサ２ｄによる時定数により定まる所
定の時間だけＨレベルの入力信号を遅延させて信
号出力端より出力する。また、信号入力レベルが
ＬレベルからＨレベルに変化する場合には、抵抗
２ｂ及びコンデンサ２ｄによる時定数により定ま
る所定の時間だけＬレベルの入力信号を遅延させ
て出力する。

第７図は第３図におけるゲート回路５の具体的
な構成例を示したものである。第７図の回路は第
１図におけるゲート信号発生回路２０からサイリ
スタ２４，２５を除去したものに相当し、図示の
オンゲート信号入力端に第３図のアンド回路４よ
りの信号を受けてトランジスタ５ａがオンにな
り、パルストランス５ｃの２次側よりオンゲート
信号が出てGTO７のゲートに加えられる。図示
のオフゲート信号入力端には、GTO７のオフゲ
ート制御時に所定のオフゲート信号が加えられ
る。

次に、第３図のゲート制御装置全体の動作を第
４図の信号波形図を参照しながら説明する。第４
図のはGTO７のアノード−カソード間電圧の
一例を示したもので、この電圧はGTO７のオフ
時にはＨレベル、オン時にはＬレベルとなる。
はこの電圧を受けて電圧レベル弁別回路１より
出力される信号を示したもので、この信号も
GTO７がオフ時にはＨレベル、オン時にはＬレ
ベルとなる。この信号を受ける信号遅延回路２
は、信号のレベルがＨからＬに変わるときＨレ
ベルの信号を所定の時間（本実施例では略10μs）
遅延させ、逆にＬからＨに変わるときはＬレベル
の信号を所定の時間ｔ（略30μs）遅延させて出力
する作用をする。かかる遅延作用により、信号遅
延回路２からは符号で示したような波形の信号
が出力されてアンド回路４の一方の入力となる。
は図示しない指令回路からインバータ出力の周
期に対応してアンド回路４の他方の入力端に与え
られる広幅のゲート制御信号である。この信号
のＨレベルはGTO７のオン期間を指令し、Ｌレ
ベルはGTO７のオフ期間を指令するものである。
この信号のＨレベルの信号がアンド回路４に加
わると、一方の入力端に信号遅延回路２より信号
のＨレベルの信号を受けているアンド回路４よ
りは、符号で示した信号の最初のパルスが出力
されてゲート回路５を駆動する。これにより、ゲ
ート回路５より符号で示したオンゲート信号の
最初のパルスが出力されてGTO７をオン動作さ
せる。これにより、電圧レベル弁別回路１の出力
信号がＬレベルとなり、これより略10μs遅れて
信号遅延回路２の出力信号がＬレベルとなる。
従つて、アンド回路４の出力信号もＬレベルと
なる結果、信号のＨレベルの信号は時間幅が略
10μsの狭幅信号となり、ゲート回路５より出力さ
れるオンゲート信号も同様な狭幅信号となる。
さて、前述のGTO７のオンによりGTO７に流れ
ていた電流が、GTO７の保持電流以下になつた
場合にはGTO７はオフになる。第４図の信号
における第２のＨレベルは、このオフにより生じ
た例を示したものである。信号のレベルがＬか
らＨに変化すると、信号のレベルは信号より
も略30μs遅れてＬからＨに変化する。これによ
り、アンド回路４から信号の第２のＨレベルの
信号が出力され、これに応じてゲート回路５より
信号の第２のオンゲート信号が出力されて
GTO７をオン動作させる。この結果、信号が
Ｌレベルとなり、これより略10μs遅れて信号が
Ｌレベルとなる。従つて、信号，の第２のＨ
レベルの信号も第１のＨレベルの信号と同様に略
10μsの時間幅の狭幅信号となる。この信号で駆
動されてオンになつたGTO７は、オンゲート信
号が無くなつたときアノード電流がGTOの保持
電流以下であれば再びオフになる。以後は上述の
信号の第２のＨレベルの信号が得られたと同様
な動作で第３のＨレベルのオンゲート信号が得ら
れる。そして、GTO７のアノード電流がたとえ
保持電流以下になつても、信号のオンゲート信
号が印加される限りはGTO７はオン動作をする。
次に、上述の信号〜等とGTO７のオン・オ
フ動作との関係を理解し易くするために、上述の
各信号と関連させてインバータ装置における
GTO回路に流れる電流の一例を第４図に符号
で示した。この電流の負方向の電流はGTO７
に逆並列接続されたダイオード８に流れる電流で
あり、正方向の電流がGTO７に流れる電流であ
る。図の横方向の破線ｈはGTOの保持電流レベ
ルを示したもので、このレベル以下ではオンゲー
ト信号が印加されない限りGTO７はオフになる。

なお、GTO７のオフゲート制御は従来と同様
の手段で行われる。即ち、第７図のトランジスタ
５ｂのベースに第２図の信号ロのｂのごときオフ
ゲート信号を加えることにより行われる。

前述の動作説明から理解されるように、本制御
装置では信号の狭幅オンゲート信号は、少なく
とも信号のＬレベルがＨレベルに変るときの信
号の遅延時間ｔ（ここでは30μs）に相当する時
間だけ間隔をおいて生ずるように設定されてい
る。即ち、従来は第２図の信号イのような広幅の
オンゲート信号でGTOをオンゲート制御してい
たのを、本制御装置では信号のような少なくと
も30μsの時間間隔をおいて10μsの時間幅をもつ狭
幅のオンゲート信号でGTO７をオンゲート制御
する。これにより、本制御装置は従来のオンゲー
ト制御装置に比し、制御に要する消費電力が数分
の一に低減され、装置が小形化される。また、本
制御装置では、狭幅のオンゲート信号は信号遅延
回路２の作用により常に所定の時間ｔだけ遅延さ
れるので、該オンゲート信号が極めて僅かのパル
ス間隔でパルストランスを介して繰り返しGTO
７のゲート−カソード間に与えられることがなく
なり、このため該パルストランスの鉄心が飽和し
なくなり、また該鉄心の飽和に起因する動作時は
ね返り電圧によりGTOが再点弧する問題もなく
なる。

次に、前述の第２の発明の実施例を第８図〜第
１１図を参照して詳細に説明する。第８図のブロ
ツク図において、第３図の構成と同一部分には同
符号を付してその説明を省略する。第８図の６
は、GTO７のアノード−カソード間電圧レベル
弁別回路１よりの出力信号を入力信号とする信号
変換回路である。この信号変換回路は、入力信号
にＨからＬへのレベル変化がないときには入力信
号を出力端より出力し、入力信号のレベルがＨか
らＬに変化すると以後所定の時間ｔ（本実施例で
は30μs）だけＬレベルの信号を出力してのち、次
に入力される信号を出力する機能を有する。

第９図は信号変換回路６の具体的な構成例を示
したもので、同図の６ａは単安定マルチバイブレ
ータ、６ｂはアンド回路である。

第９図の信号変換回路６の動作を第１０図の信
号波形図を参照して説明すると、第９図の回路の
信号入力端に第１０図に示した信号が入力され
てその第１のＨレベルの信号がＬレベルに変る
と、単安定マルチバイブレータ６ａの出力信号は
ＨレベルからＬレベルに反転する。そして、単安
定マルチ６ａで設定された所定の時間ｔ（30μs）
だけＬレベルが続いてのちＨレベルに復帰する。
次に、入力信号の第２のＨレベルの信号がＬレ
ベルに変ると、単安定マルチ６ａは再びＨレベル
からＬレベルに出力が反転して、30μs後にＨレベ
ルに復帰する。かかる動作の反復により、単安定
マルチ６ａは信号のような波形の信号を受け
て、信号′のようにＨレベルの信号の次に30μs
のＬレベル期間をもつ信号を出力する。この結
果、アンド回路６ｂよりは、信号，′のアン
ド出力である信号が出力される。この信号
は、ＨレベルがＬレベルに変化してから次のＨレ
ベルになるまでに少なくとも30μsの時間間隔をも
つものである。

次に、第８図のゲート制御装置全体の動作を第
１１図の信号波形図を参照して説明する。第１１
図のはGTO７のアノード−カソード間電圧、
はこの電圧を受けて電圧レベル弁別回路１より
出力される信号である。この信号を受けて信号
変換回路６よりは前記のようにして信号が出力
されてアンド回路４の一方の入力となる。は第
４図のと同様にGTO７のオン、オフ期間を指
令するゲート制御信号である。この信号のＨレ
ベルの信号がアンド回路４に加わると、一方の入
力端に信号変換回路６より信号のＨレベルの信
号を受けているアンド回路４よりは、符号で示
した信号の最初のパルスが出力されてゲート回路
５を駆動する。これにより、ゲート回路５より符
号で示したオンゲート信号の最初のパルスが、
該ゲート回路に設けた時定回路で定められる所定
の時間幅（ここでは10μs）で出力されてGTO７
をオン動作させる。これにより信号がＬレベル
となり、これに応じて信号，もＬレベルとな
る。従つて、信号のＨレベルの信号は狭幅のパ
ルス信号となる。さて、前述のGTO７のオンに
よりGTO７に流れていた電流が、GTO７の保持
電流以下になるとGTO７はオフになる。第１１
図の信号における第２のＨレベルは、このオフ
により生じた例を示したものである。この信号
のＨレベルに応じて信号が再びＨレベルとなる
ので、信号もＨレベルとなつてゲート回路５よ
り信号の第２のオンゲート信号（時間幅10μs）
が出力されてGTO７をオン動作させる。この結
果、信号が再びＬレベルとなり、これに応じて
信号が30μsの時間だけＬレベルになつてのちま
たＨレベルに反転する。これにより、信号の第
３のパルスが出力され、ゲート回路５より信号
の第３のオンゲート信号が出力されてGTO７を
オン動作させる。次に、上述の各信号と関連させ
てインバータ装置におけるGTO回路に流れる電
流の一例を第１１図に符号で示した。図示のよ
うに、電流がGTOの保持電流レベルｈ以下で
はオンゲート信号が印加されない限りGTO７は
オフになる。

上述の説明から理解されるように、第８図の制
御装置では信号の狭幅オンゲート信号は、少な
くとも信号変換回路６における前記所定の時間ｔ
（ここでは30μs）に相当する時間間隔をおいて生
ずるように設定されている。即ち、第８図の制御
装置も、信号のような少なくとも30μsの時間間
隔をおいて10μsの時間幅をもつ狭幅のオンゲート
信号でGTO７をオンゲート制御する。このため、
狭幅のオンゲート信号は繰り返し出力されても、
信号変換回路の作用により少なくとも所定時間ｔ
だけ相互間に時間間隔がとられるので、該オンゲ
ート信号が極めて僅かのパルス間隔でパルストラ
ンスを介して繰り返しGTOのゲート−カソード
間に与えられることがなくなる。この結果、該パ
ルストランスの鉄心が飽和しなくなり、また該鉄
心の飽和に起因する動作時はね返り電圧により
GTOが再点弧する問題もなくなる。

発明の効果 上述のように本発明は、GTOのアノード−カ
ソード間電圧レベルの高低を弁別したハイ又はロ
ウレベルの弁別信号を得て、 (1) 該弁別信号を信号遅延回路に加えて各レベル
の弁別信号をそれぞれ異なる所定の時間遅延さ
せて出力させるか、 (2) 該弁別信号を信号変換回路の入力信号とし該
入力信号に所定のレベル変化が生じないときに
は該入力信号を出力端より出力させ、該入力信
号のレベルがハイ又はロウのいずれか所定の状
態から所定のレベル変化が生じたときは変化後
のレベル信号を所定の時間出力してのち、次に
入力される信号を出力させて、 上記(1)又は(2)の出力信号とGTOのオン・オフ
動作期間を指令するゲート制御信号とのアンド出
力によりパルストランス方式のゲート回路を駆動
するようにしてある。

これにより、本発明では少なくとも上記(1)又は
(2)における所定の時間に応じた時間間隔をおいて
時間幅の狭い狭幅オンゲート信号を出力する。

従つて、本発明によれば、時間幅の可成り広い
広幅オンゲート信号を用いる従来のパルストラン
ス方式オンゲート制御装置に比し、GTOのオン
ゲート制御に要する電力を大幅に低減することが
できる。また、これによりゲート回路の小形化及
び経済化を図ることができる。更に本発明では、
狭幅のオンゲート信号は繰り返し出力されても信
号遅延回路又は信号変換回路の作用により少なく
とも所定時間ｔだけ相互間に時間幅がとられるの
で、該オンゲート信号が極めて僅かのパルス間隔
でパルストランスを介して繰り返しGTOのゲー
ト−カソード間に与えられなくなり、このため該
パルストランスの鉄心が飽和しなくなり、また該
鉄心の飽和に起因する動作時はね返り電圧により
GTOが再点弧される該動作がなくなり、信頼性
の高いオンゲート制御を行うことができる。

【図面の簡単な説明】

第１図は従来のGTOのパルストランス方式ゲ
ート制御装置の一例を示す回路図、第２図は該ゲ
ート制御装置におけるゲート電流の波形を示す電
流波形図、第３図は本発明のオンゲート制御装置
の構成を示すブロツク図、第４図は第３図の装置
の動作説明のための信号波形図、第５図は本発明
に用いるGTOのアノード−カソード間電圧レベ
ル弁別回路の構成例を示す回路図、第６図は本発
明に用いる信号遅延回路の構成例を示す回路図、
第７図は本発明に用いるゲート回路の構成例を示
す回路図、第８図は本発明のオンゲート制御装置
の他の構成を示すブロツク図、第９図は本発明で
用いる信号変換回路の構成例を示すブロツク図、
第１０図は該信号変換回路の動作説明のための信
号波形図、第１１図は第８図の装置の動作説明の
ための信号波形図である。 １……GTOのアノード−カソード間電圧レベ
ル弁別回路、２……信号遅延回路、３……ゲート
制御信号、４……アンド回路、５……ゲート回
路、６……信号変換回路、７……GTO。

Claims (1)

1. 【特許請求の範囲】 １ 所定の制御信号により駆動される開閉素子に
   より１次巻線の電流が断続するパルストランスを
   有するゲート回路を備えて該パルストランスの２
   次巻線よりゲートターンオフ・サイリスタにオン
   ゲート信号を供給するゲートターンオフ・サイリ
   スタのパルストランス方式オンゲート制御装置に
   おいて、前記ゲートターンオフ・サイリスタのア
   ノード−カソード間電圧レベルが所定のレベルよ
   りも高いか低いかを弁別してハイ又はロウレベル
   の弁別信号を出力するアノード−カソード間電圧
   レベル弁別回路と、該アノード−カソード間電圧
   レベル弁別回路の出力信号を受けて前記各レベル
   の弁別信号をそれぞれ異なる所定の時間遅延させ
   て出力する信号遅延回路と、該信号遅延回路の出
   力信号及び前記ゲートターンオフ・サイリスタの
   オン・オフ動作期間を指令制御するためのゲート
   制御信号の両信号を入力信号として前記ゲート回
   路の制御信号を出力するアンド回路とを具備する
   ことを特徴とするゲートターンオフ・サイリスタ
   のパルストランス方式オンゲート制御装置。 ２ 所定の制御信号により駆動される開閉素子に
   より１次巻線の電流が断続するパルストランスを
   有するゲート回路を備えて該パルストランスの２
   次巻線よりゲートターンオフ・サイリスタにオン
   ゲート信号を供給するゲートターンオフ・サイリ
   スタのパルストランス方式オンゲート制御装置に
   おいて、前記ゲートターンオフ・サイリスタのア
   ノード−カソード間電圧レベルが所定のレベルよ
   りも高いか低いかを弁別してハイ又はロウレベル
   の弁別信号を出力するアノード−カソード間電圧
   レベル弁別回路と、該アノード−カソード間電圧
   レベル弁別回路の出力信号を入力信号とし該入力
   信号に所定のレベル変化が生じないときには該入
   力信号を出力端より出力し、該入力信号のレベル
   がハイ又はロウのいずれか所定の状態から所定の
   レベル変化を生じたときは変化後のレベルの信号
   を所定の時間出力してのち次に入力される信号を
   出力する信号変換回路と、該信号変換回路の出力
   信号及び前記ゲートターンオフ・サイリスタのオ
   ン・オフ動作期間を指令制御するためのゲート制
   御信号の両信号を入力信号として前記ゲート回路
   の制御信号を出力するアンド回路とを具備するこ
   とを特徴とするゲートターンオフ・サイリスタの
   パルストランス方式オンゲート制御装置。