JPH0332088Y2 - - Google Patents
Info
- Publication number
- JPH0332088Y2 JPH0332088Y2 JP1984015292U JP1529284U JPH0332088Y2 JP H0332088 Y2 JPH0332088 Y2 JP H0332088Y2 JP 1984015292 U JP1984015292 U JP 1984015292U JP 1529284 U JP1529284 U JP 1529284U JP H0332088 Y2 JPH0332088 Y2 JP H0332088Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- oscillation
- transistors
- circuit
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 43
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【考案の詳細な説明】
（技術分野）
本考案は発振強度の安定な発振器回路に関する
ものである。
ものである。
（従来技術）
従来の発振器は、第１図に示すように、差動対
を構成するトランジスタ１，２の一方に受動負荷
となるコンデンサ８、コイル９との共振回路を挿
入し、この一方のトランジスタ２のコレクタを他
方のトランジスタ１のベースにまた他方のトラン
ジスタ１のコレクタを一方のトランジスタ２のベ
ースに接続していた。Ａは電源端子、Ｂは出力端
子である。さらに、差動対トランジスタ１，２で
形成される差動対増幅器に加える動作電流はトラ
ンジスタ３，４および抵抗５，６，７で構成され
る定電流回路で一定電流を形成して供給されてい
る。
を構成するトランジスタ１，２の一方に受動負荷
となるコンデンサ８、コイル９との共振回路を挿
入し、この一方のトランジスタ２のコレクタを他
方のトランジスタ１のベースにまた他方のトラン
ジスタ１のコレクタを一方のトランジスタ２のベ
ースに接続していた。Ａは電源端子、Ｂは出力端
子である。さらに、差動対トランジスタ１，２で
形成される差動対増幅器に加える動作電流はトラ
ンジスタ３，４および抵抗５，６，７で構成され
る定電流回路で一定電流を形成して供給されてい
る。
トランジスタ１，２は正帰還の差動対増幅器を
構成しているので発振し、その発振周波数rはコ
ンデンサ８の容量をC1、コイル９のインダクタ
ンスをL1とすると となる。さらに、この正帰還増幅器の共振強度
VOSCは、トランジスタ１，２の共通エミツタに接
続している定電流回路の電流値をIOとし、共振の
鋭さをQLとすると発振強度VOSCは電流値IOと共振
の鋭さQLとの積に比例するので VOSC∝IOQL …(2) となる。
構成しているので発振し、その発振周波数rはコ
ンデンサ８の容量をC1、コイル９のインダクタ
ンスをL1とすると となる。さらに、この正帰還増幅器の共振強度
VOSCは、トランジスタ１，２の共通エミツタに接
続している定電流回路の電流値をIOとし、共振の
鋭さをQLとすると発振強度VOSCは電流値IOと共振
の鋭さQLとの積に比例するので VOSC∝IOQL …(2) となる。
次に共振回路を構成しているコンデンサ８、コ
イル９には共振回路からトランジスタ２のコレク
タ側をみた抵抗１／hpe2およびトランジスタ１のベ ース側をみた抵抗Rio1の抵抗は、これらを等価的
に示すと第２図のように、共振回路に抵抗１０が
並列に接続しているように表わされる。この時の
共振回路に並列に接続している等価抵抗１０の抵
抗値をgLとすると QL＝2πrC1／gL …(3) となる。(1)式、(2)式、(3)式より発振強度VOSCは で示される。
イル９には共振回路からトランジスタ２のコレク
タ側をみた抵抗１／hpe2およびトランジスタ１のベ ース側をみた抵抗Rio1の抵抗は、これらを等価的
に示すと第２図のように、共振回路に抵抗１０が
並列に接続しているように表わされる。この時の
共振回路に並列に接続している等価抵抗１０の抵
抗値をgLとすると QL＝2πrC1／gL …(3) となる。(1)式、(2)式、(3)式より発振強度VOSCは で示される。
ここで、電流値IOは抵抗５，６，７の相対比お
よびトランジスタ３，４のベース・エミツタ間電
圧VBEの相対比のばらつきによつて変化するので
(4)式から発振強度VOSCも変化してしまう。
よびトランジスタ３，４のベース・エミツタ間電
圧VBEの相対比のばらつきによつて変化するので
(4)式から発振強度VOSCも変化してしまう。
さらに、この発振回路をAMチユーナの検波回
路に使用する際にはチユーナのアンテナで受信し
た周波数に同調させるためにコイル９のインダク
タンスL1およびコンデンサ８の容量C1を変化さ
せて発振周波数をかえなければならないが、その
時に、インダクタンスL1および容量C1の変化に
よつて(4)式より発振強度VOSCも変化してしまう不
具合が生じる。即ち受信感度の変化となる。
路に使用する際にはチユーナのアンテナで受信し
た周波数に同調させるためにコイル９のインダク
タンスL1およびコンデンサ８の容量C1を変化さ
せて発振周波数をかえなければならないが、その
時に、インダクタンスL1および容量C1の変化に
よつて(4)式より発振強度VOSCも変化してしまう不
具合が生じる。即ち受信感度の変化となる。
（考案の目的）
本願考案の目的は発振強度が所定値に一定な発
振回路を得ることにある。
振回路を得ることにある。
（考案の構成）
本考案によれば、差動対増幅器を正帰還させた
発振部と、この発振部に駆動電流を供給する電流
供給部と、発振部の出力を所定値と比較する比較
部と、比較部の出力を電流供給部に供給して駆動
電流を発振部の発振出力が一定となるように調節
する出力伝達部とを含む発振回路を得る。
発振部と、この発振部に駆動電流を供給する電流
供給部と、発振部の出力を所定値と比較する比較
部と、比較部の出力を電流供給部に供給して駆動
電流を発振部の発振出力が一定となるように調節
する出力伝達部とを含む発振回路を得る。
（実施例）
以下、図面を参照して本願考案をより詳細に説
明する。
明する。
本考案の一実施例を示す第３図において第１図
の従来例と同じ部分には同じ参照番号を用いてい
る。トランジスタ１，２は正帰還増幅器となる差
動対トランジスタでコイル９とコンデンサ８とで
トランジスタ２の負荷となる共振回路を構成して
いる。トランジスタ１１，１２およびコンデンサ
３１は整流回路を構成しトランジスタ３，４，１
３，１４，１５，１６，１７，１８および抵抗１
９，２０，２１，２２，６，７で定電流を差動対
トランジスタ１，２に供給する回路を構成してい
る。また抵抗１９，２０で電源端子Ａを抵抗分割
してトランジスタ１７，１８にバイアス電圧を供
給している。
の従来例と同じ部分には同じ参照番号を用いてい
る。トランジスタ１，２は正帰還増幅器となる差
動対トランジスタでコイル９とコンデンサ８とで
トランジスタ２の負荷となる共振回路を構成して
いる。トランジスタ１１，１２およびコンデンサ
３１は整流回路を構成しトランジスタ３，４，１
３，１４，１５，１６，１７，１８および抵抗１
９，２０，２１，２２，６，７で定電流を差動対
トランジスタ１，２に供給する回路を構成してい
る。また抵抗１９，２０で電源端子Ａを抵抗分割
してトランジスタ１７，１８にバイアス電圧を供
給している。
次に第３図の実施例の動作原理を説明する。ト
ランジスタ１，２は正帰還の差動増幅器を構成し
ているので、従来例と同様に発振し、その発振強
度は差動増幅器に接続している定電流回路の定電
流値をIO′および共振回路のコンデンサ８の容量
をC2のコイル９のインダクタンスをL2とすると
(4)式と同様に発振強度V′OSCは定電流値IO′、容量
C2に比例する。最初に発振周波数が一定の時に
は、トランジスタ１１，１２，１３とトランジス
タ１４，１５，１６のエミツタ面積比に応じて定
電流値IO′を供給して発振強度は一定となる。例
えばトランジスタ１１，１６、トランジスタ１
２，１５、トランジスタ１３，１４のエミツタ面
積比が１：３、トランジスタ１８のエミツタ電流
をIO″、トランジスタ３、トランジスタ４のエミ
ツタ面積比を１：１、抵抗６，７の抵抗比を１：
１とするとトランジスタ１７およびトランジスタ
１８のコレクタ電流はそれぞれIO″、3IO″となる
ので、トランジスタ４に流れる電流IC4は IC4＝3IO″−IO″＝2IO″ …(5) となり、トランジスタ３，４のエミツタ面積比が
１：１で、抵抗６，７の抵抗比が１：１であれば IO′＝2IO″ …(6) となる。
ランジスタ１，２は正帰還の差動増幅器を構成し
ているので、従来例と同様に発振し、その発振強
度は差動増幅器に接続している定電流回路の定電
流値をIO′および共振回路のコンデンサ８の容量
をC2のコイル９のインダクタンスをL2とすると
(4)式と同様に発振強度V′OSCは定電流値IO′、容量
C2に比例する。最初に発振周波数が一定の時に
は、トランジスタ１１，１２，１３とトランジス
タ１４，１５，１６のエミツタ面積比に応じて定
電流値IO′を供給して発振強度は一定となる。例
えばトランジスタ１１，１６、トランジスタ１
２，１５、トランジスタ１３，１４のエミツタ面
積比が１：３、トランジスタ１８のエミツタ電流
をIO″、トランジスタ３、トランジスタ４のエミ
ツタ面積比を１：１、抵抗６，７の抵抗比を１：
１とするとトランジスタ１７およびトランジスタ
１８のコレクタ電流はそれぞれIO″、3IO″となる
ので、トランジスタ４に流れる電流IC4は IC4＝3IO″−IO″＝2IO″ …(5) となり、トランジスタ３，４のエミツタ面積比が
１：１で、抵抗６，７の抵抗比が１：１であれば IO′＝2IO″ …(6) となる。
次に、発振周波数をインダクタンスL2、容量
C2を変化させて大きくしたときは、(2)式より発
振強度は△VOSCだけ大きくなりその△VOSCの増加
することでトランジスタ１１とコンデンサ３１の
半波整流回路によつてトランジスタ１２の直流電
位を△VBEQ12だけもち上げる。従つて、トランジ
スタ１３および１４のベース電位も△VBEQ20だけ
高くなる。
C2を変化させて大きくしたときは、(2)式より発
振強度は△VOSCだけ大きくなりその△VOSCの増加
することでトランジスタ１１とコンデンサ３１の
半波整流回路によつてトランジスタ１２の直流電
位を△VBEQ12だけもち上げる。従つて、トランジ
スタ１３および１４のベース電位も△VBEQ20だけ
高くなる。
これを図で説明すると第４図はインダクタンス
L2と容量C2との共振回路の発振周波数が一定の
場合で、トランジスタ１１のベースに振幅V3の
発振強度の発振信号が入力した場合（入力波形は
破線）トランジスタ１１のエミツタ波形は実線で
示されトランジスタ１２のベースの直流電位が
V2となる。尚V1はトランジスタ１１のベース直
流電位である。このとき放電の時定数ｒはコンデ
ンサ３１の容量をC3、トランジスタ１２のベー
スからみたインピーダンスをZioとすると τ＝C3・Zio …(7) となる。従つて、Zioを大きくする事が放電の時
定数を大きく取れ回路動作上好ましくする。この
高インピーダンスはトランジスタ１１によつて高
入力インピーダンスとすることにより達成する。
L2と容量C2との共振回路の発振周波数が一定の
場合で、トランジスタ１１のベースに振幅V3の
発振強度の発振信号が入力した場合（入力波形は
破線）トランジスタ１１のエミツタ波形は実線で
示されトランジスタ１２のベースの直流電位が
V2となる。尚V1はトランジスタ１１のベース直
流電位である。このとき放電の時定数ｒはコンデ
ンサ３１の容量をC3、トランジスタ１２のベー
スからみたインピーダンスをZioとすると τ＝C3・Zio …(7) となる。従つて、Zioを大きくする事が放電の時
定数を大きく取れ回路動作上好ましくする。この
高インピーダンスはトランジスタ１１によつて高
入力インピーダンスとすることにより達成する。
次にインダクタンスL2、容量C2の共振回路の
発振周波数を高くした時は、トランジスタ１１の
ベースに入力される発振強度はV4となり V4−V3＝△VOSC …(8) となる。このときトランジスタ１２のベースの直
流電位はV5となつて V5−V2＝△VBEQ20 …(9) だけトランジスタ１２のベース電位は増加する。
発振周波数を高くした時は、トランジスタ１１の
ベースに入力される発振強度はV4となり V4−V3＝△VOSC …(8) となる。このときトランジスタ１２のベースの直
流電位はV5となつて V5−V2＝△VBEQ20 …(9) だけトランジスタ１２のベース電位は増加する。
従つてトランジスタ１３のベース電位も
△VBEQ20だけ大きくなるので、トランジスタ１
４のコレクタ電流は発振周波数の一定の時に比べ
トランジスタ１３のベース電位が△VBEQ20増加し
た分だけ減少し、結局差動対トランジスタ１，２
に接続している定電流源の電流値IO′も減少する。
よつて、発振周波数が高くなつた時は発振強度が
△VOSCだけ増加する分に応じて、差動対トランジ
スタ１，２に供給する定電流値IO′を減少させて
(4)式より発振強度V′OSCを一定にさせる。
４のコレクタ電流は発振周波数の一定の時に比べ
トランジスタ１３のベース電位が△VBEQ20増加し
た分だけ減少し、結局差動対トランジスタ１，２
に接続している定電流源の電流値IO′も減少する。
よつて、発振周波数が高くなつた時は発振強度が
△VOSCだけ増加する分に応じて、差動対トランジ
スタ１，２に供給する定電流値IO′を減少させて
(4)式より発振強度V′OSCを一定にさせる。
同様にして、インダクタンスL2、容量C2の共
振回路の発振周波数を低くした時は、トランジス
タ１１のベースに入力される発振強度はV6とな
り V6−V3＝−△VOSC′ …(10) となる。このときトランジスタ１２のベース直流
電位はV7となつて V7−V2＝−△VBEQ′20 …(11) だけトランジスタ１２のベース電位は減少するこ
とで、その減少分に応じて差動対トランジスタ
１，２の定電流値を増加させ、発振強度V′OSCを
一定に保つようにする。しかしながらコンデンサ
ー１３が整流したレベルを確実にトランジスタ１
３に導入する為にトランジスタ１２が、高入力イ
ンピーダンスを実現し損失を少くしている。
振回路の発振周波数を低くした時は、トランジス
タ１１のベースに入力される発振強度はV6とな
り V6−V3＝−△VOSC′ …(10) となる。このときトランジスタ１２のベース直流
電位はV7となつて V7−V2＝−△VBEQ′20 …(11) だけトランジスタ１２のベース電位は減少するこ
とで、その減少分に応じて差動対トランジスタ
１，２の定電流値を増加させ、発振強度V′OSCを
一定に保つようにする。しかしながらコンデンサ
ー１３が整流したレベルを確実にトランジスタ１
３に導入する為にトランジスタ１２が、高入力イ
ンピーダンスを実現し損失を少くしている。
このように、本願考案によれば、発振周波数に
依存せず発振強度を一定に保つ事ができる。
依存せず発振強度を一定に保つ事ができる。
トランジスタ１１，１６，１２，１５，１３，
１４のエミツタ面積比が１：１以上であつて差動
定電流を供給出来ることであればかまわないの
で、エミツタ・面積比設定の自由度は大きく、
IC化する事で上記トランジスタのVBE・オフセツ
ト及び素子数増加の点は引いても余りある発振レ
ベル安定化された発振器が提供出来る。
１４のエミツタ面積比が１：１以上であつて差動
定電流を供給出来ることであればかまわないの
で、エミツタ・面積比設定の自由度は大きく、
IC化する事で上記トランジスタのVBE・オフセツ
ト及び素子数増加の点は引いても余りある発振レ
ベル安定化された発振器が提供出来る。
第１図は従来例を示す回路図、第２図は第１図
の共振回路の等価回路図である。第３図は本願考
案の一実施例の回路図である。さらに第４図、第
５図、第６図は本願考案の一実施例の動作原理を
説明する図である。 １〜４，１１〜１８……トランジスタ、５〜
７，１０，１９〜２２……抵抗、８……コンデン
サ、９……コイル。
の共振回路の等価回路図である。第３図は本願考
案の一実施例の回路図である。さらに第４図、第
５図、第６図は本願考案の一実施例の動作原理を
説明する図である。 １〜４，１１〜１８……トランジスタ、５〜
７，１０，１９〜２２……抵抗、８……コンデン
サ、９……コイル。
Claims (1)
- 共振回路で発振周波数が決定されるトランジス
タ発振部と、互いに異なるエミツタ面積を有して
カレントミラー形式に接続された第１および第２
のトランジスタと、前記トランジスタ発振部から
の発振信号の振幅に応じた電圧を前記第１のトラ
ンジスタのエミツタに供給する手段と、前記第２
のトランジスタのエミツタに所定のバイアス電圧
を印加する手段と、前記第１および第２のトラン
ジスタのコレクタ電流の差電流を取り出す回路手
段と、取り出された差電流に応じた電流を動作電
流として前記トランジスタ発振部に供給する手段
とを備えることを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1529284U JPS60129710U (ja) | 1984-02-06 | 1984-02-06 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1529284U JPS60129710U (ja) | 1984-02-06 | 1984-02-06 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60129710U JPS60129710U (ja) | 1985-08-30 |
| JPH0332088Y2 true JPH0332088Y2 (ja) | 1991-07-08 |
Family
ID=30501005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1529284U Granted JPS60129710U (ja) | 1984-02-06 | 1984-02-06 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60129710U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9591318B2 (en) | 2011-09-16 | 2017-03-07 | Microsoft Technology Licensing, Llc | Multi-layer encoding and decoding |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0695607B2 (ja) * | 1988-02-17 | 1994-11-24 | 日本電気株式会社 | 発振回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5180750A (ja) * | 1975-01-10 | 1976-07-14 | Nippon Electric Co | Hatsushinkairo |
| JPS56114404A (en) * | 1980-02-14 | 1981-09-09 | Sony Corp | Oscillator |
-
1984
- 1984-02-06 JP JP1529284U patent/JPS60129710U/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5180750A (ja) * | 1975-01-10 | 1976-07-14 | Nippon Electric Co | Hatsushinkairo |
| JPS56114404A (en) * | 1980-02-14 | 1981-09-09 | Sony Corp | Oscillator |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9591318B2 (en) | 2011-09-16 | 2017-03-07 | Microsoft Technology Licensing, Llc | Multi-layer encoding and decoding |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60129710U (ja) | 1985-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986145A (en) | Variable reactance circuit including differentially-connected transistor device providing a variable reactance input impedance | |
| US4959625A (en) | Wide bond balanced output frequency modulator using a video signal as a modulation signal | |
| JPH0332088Y2 (ja) | ||
| US5245298A (en) | Voltage controlled oscillator having cascoded output | |
| EP0535883A1 (en) | Voltage controlled oscillator employing negative resistance | |
| US4994764A (en) | Single-pin oscillator | |
| JP2643180B2 (ja) | モノリシック集積回路 | |
| US5130674A (en) | Voltage controlled oscilator having controlled bias voltage, AGC and output amplifier | |
| EP0223228A2 (en) | Balanced oscillator | |
| US5258726A (en) | Voltage controlled oscillator with low operating supply voltage | |
| US6265917B1 (en) | Circuit and method for altering the frequency of a signal | |
| US5986511A (en) | Frequency dependent impedance | |
| JP3239077B2 (ja) | 発振回路 | |
| JPS6315917Y2 (ja) | ||
| JP2576193B2 (ja) | 発振回路 | |
| JPS6345048Y2 (ja) | ||
| JP2625730B2 (ja) | 高周波増幅装置およびその調整方法 | |
| JPS6369303A (ja) | 発振回路 | |
| JPH0563442A (ja) | 発振回路 | |
| JPH0722896Y2 (ja) | 発振回路 | |
| JP2602327B2 (ja) | 発振回路 | |
| JPS6157728B2 (ja) | ||
| JPS59191907A (ja) | ミキサ回路 | |
| JPH0656931B2 (ja) | 発振装置 | |
| JPH0357642B2 (ja) |