JPH0331937A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH0331937A JPH0331937A JP16797989A JP16797989A JPH0331937A JP H0331937 A JPH0331937 A JP H0331937A JP 16797989 A JP16797989 A JP 16797989A JP 16797989 A JP16797989 A JP 16797989A JP H0331937 A JPH0331937 A JP H0331937A
- Authority
- JP
- Japan
- Prior art keywords
- register
- physical
- registers
- management table
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000010586 diagram Methods 0.000 description 4
- 239000002699 waste material Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数個のレジスタを有するマイクロプロセ
ッサ（以下、ＣＰＵという、）に関するものである。
ッサ（以下、ＣＰＵという、）に関するものである。
第５図は従来の３２ビツトＣＰＵのレジスタ構成の一例
を示す構造図である０図において、５０１は現実にデー
タが読み書きされる物理レジスタの集合であるレジスタ
ファイル、５０２は間接ポインタアクセスレジスタ、５
０３はスタックポインタ、５０４は６４個のグローバル
レジスタ、５０５は１２８個のローカルレジスタ、５０
６はバンクとしては使用できない領域、５０７はグロー
バルレジスタ領域を構成し直したレジスタバンク、５０
８はローカルレジスタ領域を構成し直したレジスタバン
クである。各レジスタバンク５０７゜５０８は、それぞ
れ１６個の物理レジスタで構成されている。
を示す構造図である０図において、５０１は現実にデー
タが読み書きされる物理レジスタの集合であるレジスタ
ファイル、５０２は間接ポインタアクセスレジスタ、５
０３はスタックポインタ、５０４は６４個のグローバル
レジスタ、５０５は１２８個のローカルレジスタ、５０
６はバンクとしては使用できない領域、５０７はグロー
バルレジスタ領域を構成し直したレジスタバンク、５０
８はローカルレジスタ領域を構成し直したレジスタバン
クである。各レジスタバンク５０７゜５０８は、それぞ
れ１６個の物理レジスタで構成されている。
次に動作について説明する。第５図左側に示した構成に
よれば、グローバルレジスタ５０４は６４から１２７の
固定番号を持っている。また、ローカルレジスタ５０５
は０から１２７の相対番号を持っている。そして、プロ
グラムではグローバルレジスタ５０４を固定番号で直接
アクセスする。また、ローカルレジスタ５０５をスタッ
クポインタ５０３を介してアクセスする。つまり、スタ
ックポインタ５０３に設定されている値を相対番号０と
して、相対番号０から１２７までをルーブさせて使用す
る。このような使い方をすることにより、ローカルレジ
スタ５０５はグローバルレジスタ５０４のスタックキャ
ッシュとしてレジスタ退避用に使用することができる。
よれば、グローバルレジスタ５０４は６４から１２７の
固定番号を持っている。また、ローカルレジスタ５０５
は０から１２７の相対番号を持っている。そして、プロ
グラムではグローバルレジスタ５０４を固定番号で直接
アクセスする。また、ローカルレジスタ５０５をスタッ
クポインタ５０３を介してアクセスする。つまり、スタ
ックポインタ５０３に設定されている値を相対番号０と
して、相対番号０から１２７までをルーブさせて使用す
る。このような使い方をすることにより、ローカルレジ
スタ５０５はグローバルレジスタ５０４のスタックキャ
ッシュとしてレジスタ退避用に使用することができる。
また、レジスタファイル５０１は第５図右側に示すよう
に、レジスタバンク５０７，５０８（７）ｆｉ合として
使用することもできる。各レジスタバンク５０７，５０
８は、それぞれ１６個の物理レジスタで構成される。こ
の場合には、マルチタスク構成のプログラムにおいて、
各タスクと各レジスタバンク５０７，５０８とを対応さ
せた使い方ができる。
に、レジスタバンク５０７，５０８（７）ｆｉ合として
使用することもできる。各レジスタバンク５０７，５０
８は、それぞれ１６個の物理レジスタで構成される。こ
の場合には、マルチタスク構成のプログラムにおいて、
各タスクと各レジスタバンク５０７，５０８とを対応さ
せた使い方ができる。
従来のマイクロプロセッサは以上のように構成されてい
るので、グローバルレジスタ５０４とローカルレジスタ
５０５とで使用する場合にはレジスタの使用効率が低く
、一方、レジスタバンク５０７．５０８として使用する
場合には、レジスタバンク５０７．５０８内のレジスタ
数が固定されていて、タスクで使用するレジスタに過不
足が生したり、最適配置しにくいなどの課題があった。
るので、グローバルレジスタ５０４とローカルレジスタ
５０５とで使用する場合にはレジスタの使用効率が低く
、一方、レジスタバンク５０７．５０８として使用する
場合には、レジスタバンク５０７．５０８内のレジスタ
数が固定されていて、タスクで使用するレジスタに過不
足が生したり、最適配置しにくいなどの課題があった。
この発明は上記のような課題を解消するためになされた
もので、レジスタファイル上でレジスタを動的に配置で
きるとともに、コンチクストスイッチにおけるレジスタ
の退避を削減することができるマイクロプロセッサを得
ることを目的とする。
もので、レジスタファイル上でレジスタを動的に配置で
きるとともに、コンチクストスイッチにおけるレジスタ
の退避を削減することができるマイクロプロセッサを得
ることを目的とする。
この発明に係るマイクロプロセッサは、複数個の物理レ
ジスタから成るレジスタファイルと、このレジスタファ
イル内の各物理レジスタを示す物理ＩＤとプログラムで
使用する論理レジスタの論理ＩＤとを対応づけるレジス
タ管理テーブルと、プログラムを構成するプロセスで使
用する論理レジスタの使用状況を示すプロセス情Ｗｉ領
域とを備えたものである。なお、ここでは、実行にあた
ってコンチクストスイッチが必要となるプログラム中の
単位をプロセスという。
ジスタから成るレジスタファイルと、このレジスタファ
イル内の各物理レジスタを示す物理ＩＤとプログラムで
使用する論理レジスタの論理ＩＤとを対応づけるレジス
タ管理テーブルと、プログラムを構成するプロセスで使
用する論理レジスタの使用状況を示すプロセス情Ｗｉ領
域とを備えたものである。なお、ここでは、実行にあた
ってコンチクストスイッチが必要となるプログラム中の
単位をプロセスという。
この発明におけるマイクロプロセッサは、プログラムが
論理ＩＤでアクセスした論理レジスタから、レジスタ管
理テーブルを参照して物理レジスタを特定することによ
り、レジスタファイル上で論理レジスタの動的配置を可
能にし、物理レジスタの使用効率を向上させる。
論理ＩＤでアクセスした論理レジスタから、レジスタ管
理テーブルを参照して物理レジスタを特定することによ
り、レジスタファイル上で論理レジスタの動的配置を可
能にし、物理レジスタの使用効率を向上させる。
以下、この発明の一実施例を図について説明する。第１
図において、１０１は複数の物理レジスタ１０８から成
るレジスタファイル、１０２はレジスタ管理テーブルで
あり、１０３はレジスタ相対ＩＤ（以下、ｆｒｎという
。）、１０４は論理レジスタを示すレジスタ論理ＩＤ（
以下、論理ＩＤという。）、１０５はＲ０〜Ｒ，１の物
理ＩＤに対するオフセント値が設定されるレジスタ物理
ＩＤオフセフ）ポインタ（設定値をｒｏｆｆで示す。）
、１０６はレジスタ使用数レジスタ（設定値をｎ （ｒ
）で示す。）、１０７は次に実行されるプロセスで使用
するレジス゛りの先頭物理ＩＤが設定される次レジスタ
バンクオフセットポインタ（以下、ｎｅｘ ｔという、
）である、この場合には、ｒｏｆｆ １０５、ｎ（ｒ）
１０６およびｎｅｘｔｌ０７がプロセス情報領域である
。
図において、１０１は複数の物理レジスタ１０８から成
るレジスタファイル、１０２はレジスタ管理テーブルで
あり、１０３はレジスタ相対ＩＤ（以下、ｆｒｎという
。）、１０４は論理レジスタを示すレジスタ論理ＩＤ（
以下、論理ＩＤという。）、１０５はＲ０〜Ｒ，１の物
理ＩＤに対するオフセント値が設定されるレジスタ物理
ＩＤオフセフ）ポインタ（設定値をｒｏｆｆで示す。）
、１０６はレジスタ使用数レジスタ（設定値をｎ （ｒ
）で示す。）、１０７は次に実行されるプロセスで使用
するレジス゛りの先頭物理ＩＤが設定される次レジスタ
バンクオフセットポインタ（以下、ｎｅｘ ｔという、
）である、この場合には、ｒｏｆｆ １０５、ｎ（ｒ）
１０６およびｎｅｘｔｌ０７がプロセス情報領域である
。
次に動作について説明する。物理ＩＤは、ｆｒｎ１０３
とｒｏｆｆ １０５とから（１）式のように決定される
。
とｒｏｆｆ １０５とから（１）式のように決定される
。
物理Ｉ Ｄ ＝ ｆｒｎ ＋ ｒｏｆｆ （
１１マイクロプロセツサは、レジスタ管理テーブル１０
２において、出現順にｆｒｎ１０３を割り当てていく。
１１マイクロプロセツサは、レジスタ管理テーブル１０
２において、出現順にｆｒｎ１０３を割り当てていく。
そして、コンチクストスイッチ等によりレジスタ退避が
必要な場合には、レジスタ管理テーブル１０２の内容を
、レジスタファイルまたはメモリ上のスタックに退避す
る。また、ｒｏｆｆ １０５をｎｅｘｔｌ Ｏ７の値で
置き換え、次プロセスでは、レジスタファイル１０１の
未使用領域の先頭から物理レジスタ１０８を割り当てら
れるようにしておく、第１図に示した例は、ｒｏｆｆ
１０５が０となっていて、レジスタファイル１０１の先
頭からレジスタの割り当てがなされることを示している
。
必要な場合には、レジスタ管理テーブル１０２の内容を
、レジスタファイルまたはメモリ上のスタックに退避す
る。また、ｒｏｆｆ １０５をｎｅｘｔｌ Ｏ７の値で
置き換え、次プロセスでは、レジスタファイル１０１の
未使用領域の先頭から物理レジスタ１０８を割り当てら
れるようにしておく、第１図に示した例は、ｒｏｆｆ
１０５が０となっていて、レジスタファイル１０１の先
頭からレジスタの割り当てがなされることを示している
。
そして、現在、ｒ２とｒｏの２個の論理レジスタが物理
レジスタ１０８に割り当てられたことを示している。つ
まり、ｎ（ｒ） １．０６は２となっている。さらに
、ｎｅｘｔｌ Ｏ７は３となっていて、次プロセスはレ
ジスタファイル１０Ｉｉの３番目（Ｏｆ−から計数して
）から物理レジスタ１０８の割り当てが行われることを
示している。
レジスタ１０８に割り当てられたことを示している。つ
まり、ｎ（ｒ） １．０６は２となっている。さらに
、ｎｅｘｔｌ Ｏ７は３となっていて、次プロセスはレ
ジスタファイル１０Ｉｉの３番目（Ｏｆ−から計数して
）から物理レジスタ１０８の割り当てが行われることを
示している。
なお、上記実施例はプログラムでは論理レジスタをアク
セスし、マイクロプロセッサがレジスタ管理テーブル１
０２を参照してレジスタファイル１０１上の該当する物
理レジスタ１０８をアクセスするように構成したが、第
２図に示すように、レジスタファイル１０１とは別に物
理レジスタ領域２０１を用意して、通常は、プログラム
でこの領域を直接アクセスするようにしてもよい。第２
図において、２０２は論理レジスタと１対１に対応する
テンポラリ物理レジスタであり、その他のものは同一符
号を付して第１図に示したものと同一のものである。プ
ログラムでは、テンポラリ物理レジスタ２０２を直接ア
クセスするが、その時にプロセッサは、レジスタ管理テ
ーブル１０２に論理レジスタの出現順に新たなｆｒｎ１
０３を設定したり、対応するレジスタファイル１０１中
の物理レジスタ１０８の内容を更新したりする。そして
、レジスタの退避が必要な場合には、先の実施例と同様
に、レジスタ管理テーブル１０２をレジスタファイル１
０１やスタックに退避する。
セスし、マイクロプロセッサがレジスタ管理テーブル１
０２を参照してレジスタファイル１０１上の該当する物
理レジスタ１０８をアクセスするように構成したが、第
２図に示すように、レジスタファイル１０１とは別に物
理レジスタ領域２０１を用意して、通常は、プログラム
でこの領域を直接アクセスするようにしてもよい。第２
図において、２０２は論理レジスタと１対１に対応する
テンポラリ物理レジスタであり、その他のものは同一符
号を付して第１図に示したものと同一のものである。プ
ログラムでは、テンポラリ物理レジスタ２０２を直接ア
クセスするが、その時にプロセッサは、レジスタ管理テ
ーブル１０２に論理レジスタの出現順に新たなｆｒｎ１
０３を設定したり、対応するレジスタファイル１０１中
の物理レジスタ１０８の内容を更新したりする。そして
、レジスタの退避が必要な場合には、先の実施例と同様
に、レジスタ管理テーブル１０２をレジスタファイル１
０１やスタックに退避する。
また、第３図に示すように、レジスタ管理テーブル１０
２にプロセス情報を設定する領域をさらに追加してもよ
い。第３図において、３０１はプロセス情報領域であり
、例えば、マルチタスク処理時のタスク夏りが設定され
る。３０２はタスクごとのレジスタ使用数が設定される
ｎ （ｒ） 、３０３はタスクごとのｒｏｆｆ、３０４
は現在実行中のタスクＩＤが設定される実行中プロセス
ＩＤレジスタである。この場合には、タスク切換え時に
、つまりコンチフストスインチを行う時にタスクＩＤを
レジスタ管理テーブル１０２のプロセスＩＤ領域３０１
に設定し、同時にｎ（ｒ）３０２およびｒｏｆｆ３０３
に該当する値を設定し、実行中プロセスＩＤレジスタ３
０４に次タスクのタスクＩＤを設定する。そして、ある
タスクの処理で論理レジスタがアクセスされた時に、マ
イクロプロセッサは実行中プロセスＩＤレジスタ３０４
に設定されているタスクＩＤとプロセスＩＤ領域３０１
に設定されているタスクＩＤとを照合して、レジスタフ
ァイル１０１のアクセスすべきレジスタを決定する。
２にプロセス情報を設定する領域をさらに追加してもよ
い。第３図において、３０１はプロセス情報領域であり
、例えば、マルチタスク処理時のタスク夏りが設定され
る。３０２はタスクごとのレジスタ使用数が設定される
ｎ （ｒ） 、３０３はタスクごとのｒｏｆｆ、３０４
は現在実行中のタスクＩＤが設定される実行中プロセス
ＩＤレジスタである。この場合には、タスク切換え時に
、つまりコンチフストスインチを行う時にタスクＩＤを
レジスタ管理テーブル１０２のプロセスＩＤ領域３０１
に設定し、同時にｎ（ｒ）３０２およびｒｏｆｆ３０３
に該当する値を設定し、実行中プロセスＩＤレジスタ３
０４に次タスクのタスクＩＤを設定する。そして、ある
タスクの処理で論理レジスタがアクセスされた時に、マ
イクロプロセッサは実行中プロセスＩＤレジスタ３０４
に設定されているタスクＩＤとプロセスＩＤ領域３０１
に設定されているタスクＩＤとを照合して、レジスタフ
ァイル１０１のアクセスすべきレジスタを決定する。
さらに、第４図に示すように、レジスタファイル１０１
の各物理レジスタ１０８の使用状況を示すレジスタ使用
マツプ４０１を設けてもよい。マイクロプロセッサは、
コンチフストスインチの際に、レジスタバンクＩＤ４０
２の内容をもとにレジスタマツプ４０１をサーチすれば
、ｒｏｆｆ １０５、ｎ（ｒ）１０６およびｎｅｘｔｌ
Ｏ７の値を算出することができる。従って、コンチフ
ストスインチの際にこれらを退避しなくても済む。
の各物理レジスタ１０８の使用状況を示すレジスタ使用
マツプ４０１を設けてもよい。マイクロプロセッサは、
コンチフストスインチの際に、レジスタバンクＩＤ４０
２の内容をもとにレジスタマツプ４０１をサーチすれば
、ｒｏｆｆ １０５、ｎ（ｒ）１０６およびｎｅｘｔｌ
Ｏ７の値を算出することができる。従って、コンチフ
ストスインチの際にこれらを退避しなくても済む。
なお、以上の説明において、マイクロプロセンサの制御
内容はマイクロプログラムもしくは布線論理にて容易に
実現できる。
内容はマイクロプログラムもしくは布線論理にて容易に
実現できる。
以上のように、この発明によればマイクロプロセッサを
レジスタ管理テーブルを介してレジスタファイルを参照
するようにし、かつ、実行にあたってコンチフストスイ
ンチを必要とするプロセスに関する情報を設定する領域
を有して構成したので、レジスタの使用効率が高く、し
かも、コンチフストスインチ時のレジスタ退避を削減で
きるものが得られる効果がある。
レジスタ管理テーブルを介してレジスタファイルを参照
するようにし、かつ、実行にあたってコンチフストスイ
ンチを必要とするプロセスに関する情報を設定する領域
を有して構成したので、レジスタの使用効率が高く、し
かも、コンチフストスインチ時のレジスタ退避を削減で
きるものが得られる効果がある。
第１図はこの発明の一実施例によるマイクロプロセッサ
のレジスタ構成を示す構成図、第２図〜第４図はそれぞ
れこの発明の他の実施例によるマイクロプロセッサのレ
ジスタファイルを示す構成図、第５図は従来のマイクロ
プロセッサのレジスタ構成を示す構成図である。 １０１はレジスタファイル、１０２はレジスタ管理テー
ブル、１０５はレジスタ物理ＩＤオフセットポインタ（
プロセス情報領域）、１０６はレジスタ使用数レジスタ
（プロセス情報領域）、１０７は次レジスタバンクオフ
セットポインタ（プロセス情報領域）、１０８は物理レ
ジスタ。 なお、図中、同一符号は同一、または相当部分を示す。 第 １ 図 ０１ レブス々フ、（ｌし ０２゛ レツス・９管）里テーア）し ０５、し；・スタ匂工里ＩＤオフｔットホ゛イフタ（プ
ロセス・）を幸ｇ↑負域）０６、レジ゛スタづ犬屑数し
ジス９（）０ロセスノ虜ｔ？艮季負域）０７゛；大しう
；゛スタ）＼フクオフセットボＡフダ（アｏｔス横辛天
１負緘）０８：す玉里し５スタ 第 図 第 図 第 図 第 ５
のレジスタ構成を示す構成図、第２図〜第４図はそれぞ
れこの発明の他の実施例によるマイクロプロセッサのレ
ジスタファイルを示す構成図、第５図は従来のマイクロ
プロセッサのレジスタ構成を示す構成図である。 １０１はレジスタファイル、１０２はレジスタ管理テー
ブル、１０５はレジスタ物理ＩＤオフセットポインタ（
プロセス情報領域）、１０６はレジスタ使用数レジスタ
（プロセス情報領域）、１０７は次レジスタバンクオフ
セットポインタ（プロセス情報領域）、１０８は物理レ
ジスタ。 なお、図中、同一符号は同一、または相当部分を示す。 第 １ 図 ０１ レブス々フ、（ｌし ０２゛ レツス・９管）里テーア）し ０５、し；・スタ匂工里ＩＤオフｔットホ゛イフタ（プ
ロセス・）を幸ｇ↑負域）０６、レジ゛スタづ犬屑数し
ジス９（）０ロセスノ虜ｔ？艮季負域）０７゛；大しう
；゛スタ）＼フクオフセットボＡフダ（アｏｔス横辛天
１負緘）０８：す玉里し５スタ 第 図 第 図 第 図 第 ５
Claims (1)
- 複数個の物理レジスタから成るレジスタファイルと、前
記各物理レジスタを表示する物理ＩＤを、プログラムで
使用する論理レジスタの論理ＩＤと対応づけるレジスタ
管理テーブルと、前記プログラムを構成するプロセスで
使用する前記論理レジスタに関する使用状況を示すプロ
セス情報領域とを備えたマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16797989A JPH0331937A (ja) | 1989-06-29 | 1989-06-29 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16797989A JPH0331937A (ja) | 1989-06-29 | 1989-06-29 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0331937A true JPH0331937A (ja) | 1991-02-12 |
Family
ID=15859563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16797989A Pending JPH0331937A (ja) | 1989-06-29 | 1989-06-29 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0331937A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011238271A (ja) * | 2004-07-13 | 2011-11-24 | Nvidia Corp | 低ポート数メモリーを用いたマルチポートメモリーのシミュレート |
-
1989
- 1989-06-29 JP JP16797989A patent/JPH0331937A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011238271A (ja) * | 2004-07-13 | 2011-11-24 | Nvidia Corp | 低ポート数メモリーを用いたマルチポートメモリーのシミュレート |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8250348B2 (en) | Methods and apparatus for dynamically switching processor mode | |
| US4843541A (en) | Logical resource partitioning of a data processing system | |
| EP0213843B1 (en) | Digital processor control | |
| JPS6027964A (ja) | メモリアクセス制御回路 | |
| JP2018506790A (ja) | マルチコアシステムのメモリ同期のためのシステム及び方法 | |
| US3982231A (en) | Prefixing in a multiprocessing system | |
| KR100194850B1 (ko) | 디지털 신호 처리 장치 | |
| JPH0331937A (ja) | マイクロプロセッサ | |
| US4984150A (en) | Virtual memory control management system | |
| JP2941583B2 (ja) | データ処理装置 | |
| JP3520527B2 (ja) | データ管理方法 | |
| JPS6243734A (ja) | マイクロプロセツサ | |
| JP2596185B2 (ja) | アカウント採取方式 | |
| JP2742245B2 (ja) | 並列計算機 | |
| JPH02178748A (ja) | 仮想記憶計算システムの仮想記憶制御方法 | |
| JPS62106548A (ja) | デ−タ処理装置 | |
| JPH05108374A (ja) | マルチタスク実行装置 | |
| Killeen et al. | Reducing interprocess communication overhead through register windows | |
| JPH0290228A (ja) | マイクロプロセッサ | |
| JPS60222942A (ja) | マイクロプロセツサ | |
| JPH0194469A (ja) | 並列処理方式 | |
| JPS63118852A (ja) | 仮想記憶装置の制御方式 | |
| JPH09325910A (ja) | マイクロコンピュータ | |
| JPH03206525A (ja) | シングルチップマイコンのスタック方式 | |
| JPH08339330A (ja) | キャッシュメモリをレジスタとして使用したデータ処理方法および装置 |