JPH03296375A

JPH03296375A - 欠陥画素の位置検出装置

Info

Publication number: JPH03296375A
Application number: JP2098003A
Authority: JP
Inventors: Fumihiko Sudo; 文彦須藤; Takashi Asaida; 浅井田　貴
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-04-13
Filing date: 1990-04-13
Publication date: 1991-12-27
Anticipated expiration: 2013-10-08
Also published as: JP2808814B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】Ａ　産業上の利用分野本発明は、電荷結合素子（ＣＣＤ：Ｃｈａｒｇｅ　Ｃｏ
ｕｐｌｅｄＤｅｖｉｃｅ）等の固体撮像素子に含まれる
光が入射していない状態で特異なレベルの信号を出力す
る画素からの出力信号の信号レベルを補正するブレミッ
シュ補正回路に関する。

Ｂ　発明の概要本発明は、撮像素子の各画素のうち、光が入射していな
い状態で特異なレベルの信号を出力する画素の位置を示
す位置データ及び上記特異なレベルを示すブレミッシュ
レベルデータを生成して記憶手段に記憶し、実際の撮像
時に、上記記憶手段の出力信号に基づいて、上記位置デ
ータにより示される位置の画素の出力信号から上記ブレ
ミッシュレベルデータにより示されるレベルの信号を減
算することによって、ＣＯＤ等の固体撮像素子に含まれ
る光が入射していない状態で特異なレベルの信号を出力
する画素のからの出力信号の信号レベルを補正するよう
にしたものである。

Ｃ従来の技術一般に、半導体により形成したＣＣＤ等の固体撮像素子
では、半導体の局部的な結晶欠陥等により光が入射して
いない状態で特異なレベルの信号を出力する欠陥画素を
生じ、この欠陥画素からの撮像出力に起因する画質劣化
があることが知られている。上記光が入射していない状
態で特異なレベルの信号を出力する欠陥画素では、入射
光量に応じた撮像出力に常に一定のバイアス電圧が加算
されて出力される。

そこで、従来より、固体撮像素子に含まれる光が入射し
ていない状態で特異なレベルの信号を出力する欠陥画素
からの出力信号の信号レベルを補正するブレミッシュ補
正回路では、例えば上述の如き固体撮像素子に含まれる
欠陥画素の位置およびその出力信号に含まれるブレミッ
シュレベルについてのデータをメモリに記憶しておき、
このメモリから読み出されるデータに基づいて、上記欠
陥画素からの撮像出力に起因する画質劣化を信号処理に
より補正するようにしている。上記固体撮像素子に含ま
れる欠陥画素の位置及びそのブレミッシュレベルは、予
め製造ラインで検出して、そのデータをプログラマブル
リードオンリーメモリに書き込むようにしていた。

Ｄ　発明が解決しようとする課題ところで、従来のブレミッシュ補正回路では、上述のよ
うに固体撮像素子に含まれる欠陥画素の位置及びそのブ
レミッシュレベルを予め検出して、そのデータを書き込
んだプログラマブルリードオンリーメモリを用いて補正
処理を行うようにしていたので、ブレミッシュレベルが
経時的に変化したり、新たな欠陥画素が発生したような
場合に、適正なプレミッシェ補正処理を施すことがでな
いという問題点がある。

そこで、本発明は、上述の如き従来のブレミッシュ補正
回路の問題点に鑑み、固体撮像素子に含まれる光が入射
していない状態で特異なレベルの信号を出力する欠陥画
素からの出力信号の信号レベルを補正するブレミッシュ
補正回路において、撮像素子のブレミッシュレベルが経
時的に変化したり、新たな欠陥画素が発生したような場
合にも、適正なプレミッシェ補正処理を施すことができ
るようにすることを目的とする。

Ｅ　課題を解決するための手段本発明に係るブレミッシュ補正回路は、上記課題を解決
して上記目的を達成するために、撮像素子の各画素のう
ち、光が入射していない状態で特異なレベルの信号を出
力する画素の位置を示す位置データを生成する位置デー
タ生成手段と、該位置データ生成手段からの位置データ
により示される画素から出力される信号の上記特異なレ
ベルを示すブレミッシュレベルデータを生成するブレミ
ッシュレベルデータ生成手段と、上記位置データ及びブ
レミッシュレベルデータを記憶する記憶手段と、撮像時
に、上記記憶手段の出力信号に基づいて、上記位置デー
タにより示される位置の画素の出力信号から上記ブレミ
ッシュレベルデータにより示されるレベルの信号を減算
する補正手段とを備えたことを特徴とするものである。

Ｆ作用本発明に係るブレミッシュ補正回路において、位置デー
タ生成手段は、撮像素子の各画素のうち、光が入射して
いない状態で特異なレベルの信号を出力する画素の位置
を示す位置データを生成する。

また、ブレミッシュレベルデータ生成手段は、該位置デ
ータ性成手段からの位置データにより示される画素から
出力される信号の上記特異なレベルを示すブレミッシュ
レベルデータを生成する。さらに、記憶手段は、上記位
置データ生成手段により生成される位置データと上記レ
ベルデータ生成手段により生成されるブレミッシュレベ
ルデータを記憶する。そして、補正手段は、撮像時に、
上記記憶手段の出力信号に基づいて、上記位置データに
より示される位置の画素の出力信号から上記ブレミッシ
ュレベルデータにより示されるレベルの信号を減算する
ことによって、光が入射していない状態で特異なレベル
の信号を出力する画素のからの出力信号の信号レベルを
補正する。

Ｇ　実施例以下、本発明に係るブレミッシュ補正回路の一実施例に
ついて、図面に従い詳細に説明する。

第１図に示す実施例は、撮像レンズ（１）やアイリス機
構（２）等の撮像光学系（３）を介して入射される撮像
光により撮像面に被写体像が結像される固体イメージセ
ンサ（４）を撮像部に備える固体撮像装置の信号処理系
に本発明を適用したものである。

この固体撮像装置において、上記撮像光学系（３）のア
イリス機構（２）は、上記固体イメージセンサ（４）の
撮像面に照射する撮像光の光量制御を行うもので、シス
テムコントローラ（５）から供給されるアイリス制御信
号に応じて動作するアイリス駆動部（６）により開閉駆
動される。

また、上記ＣＣＤイメージセンサ（４）は、上記システ
ムコントローラ（５）から供給されるＣＣＤ制御信号に
応じて動作するＣＣＤ駆動部（７）により駆動され、上
記システムコントローラ（５）により指定される動作モ
ードで撮像動作を行う。

ここで、上記固体イメージセンサ（４）としては、例え
ば第２図に示すように、マトリクス状に配設された各々
画素に対応する多数の受光部（Ｓ）と、これら各受光部
（Ｓ）の−例に縦方向に沿って設けられた垂直転送レジ
スタ（ＶＲ）と、これら各垂直転送レジスタ（ＶＲ）の
終端側に設けられた水平転送レジスタ（ＨＲ）からなり
、受光量に応じて上記各受光部（Ｓ）により得られる信
号電荷をそれぞれ垂直ライン毎に対応する各垂直転送レ
ジスタ（ＶＲ）に例えば１フイ一ルド期間毎あるいは１
フレ一ム期間毎に転送し、上記各垂直転送レジスタ（Ｖ
Ｒ）を通じて上記信号電荷を水平転送レジスタ（ＨＲ）
に転送して、この水平転送レジスタ（ＢＲ）から−水平
ライン毎の信号電荷を撮像出力として取り出すようにし
たインターライントランスファ型のＣＣＤイメージセン
サが用いられる。

そして、この実施例のブレミッシュ補正回路は、上記Ｃ
ＣＤイメージセンサ（４）からの撮像出力信号が前置増
幅器（８）を介して供給される信号減算器（９）を備え
る。

上記信号減算器（９）は、上記システムコントローラ（
５）によりデータの書き込み／読み出しが制御される第
１のメモリ（１０）から読み出されるブレミッシュ補正
データをディジタル・アナログ（Ｄ／Ａ）変換器（１１
）によりアナログ化したブレミッシュ補正信号が乗算器
（１２）を介して供給されており、このブレミッシュ補
正信号を上記ＣＣＤイメージセンサ（４）の撮像出力信
号から減算することにより、ブレミッシュ補正処理を行
う。

上記乗算器（１２）は、上記ＣＣＤイメージセンサ（４
）の温度を検出する温度センサ（１３）からの検出出力
信号すなわち上記ＣＣＤイメージセンサ（４）の現在温
度を示す検出出力信号が供給されており、この検出出力
信号を上記Ｄ／Ａ変換器（１１）によりアナログ化され
たブレミッシュ補正信号に乗夏することにより、ブレミ
ッシュ補正信号に温度補正処理を施す。

そして、上記信号減算器（９）による減算出力信号は、
アナログ・ディジタル（Ａ／Ｄ）変換器（１４）により
ディジタル化され、撮像出力データとして図示しない後
段のディジタル信号処理部に供給されるともに、加算器
（１５）に供給される。

上記加算器（１５）は、その加算出力データを上記シス
テムコントローラ（５）によりデータの書き込み／読み
出しが制御される第２のメモリ（１７）に切り換えスイ
ッチ（１６）を介して供給する。

上記第２のメモリ（１７）から読み出されるデータは、
上記加算器（１５）に供給されるとともに、バイパスフ
ィルタ（１８）を介して上記切り換えスイッチ（１６）
に供給される。さらに、この第２のメモリ（１７）は、
上記ＣＣＤイメージセンサ（４）の各画素のうち、光が
入射していない状態で特異なレベルの信号を出力する画
素の位置及びその特異なレベルを示すブレミッシュ補正
データを形成するための演算装置（１９）のワーキング
メモリとして用いられるもので、上記演算装置（１９）
に接続されている。

また、上記演算装置（１９）には、上記ＣＣＤイメージ
センサ（４）により得られる上記ＣＣＤイメージセンサ
（４）の現在温度を示す検出出力信号がアナログ・ディ
ジタル（＾／Ｄ）変換器（２０）によりディジタル化さ
れて供給されている。

上記システムコントローラ（５）は、ブレミッシュ検出
モードの場合に、上記固体イメージセンサ（４）の撮像
面に照射する撮像光の光量制御を行う上記アイリス機構
（２）を閉成させるアイリス制御信号を上記アイリス駆
動部（６）に供給するとともに、上記ＣＣＤイメージセ
ンサ（４）のフレーム読み出しモードを指定するＣＣＤ
＠御信号を上記ＣＣＤ駆動部（７）に供給する。また、
ブレミッシュ検出モードにおいては、例えば、上記シス
テムコントローラ（５）により上記第１のメモリ（１０
）に対する読み出し制御を行って、該第１のメモリ（１
０）から補正レベルがゼロのプレミッシュ補正データを
読み出すことにより、ブレミッシュ補正処理を止める。

ここで、上記アイリス機構（２）を閉成させた状態で上
記ＣＣＤイメージセンサ（４）により得られる欠陥画素
からの撮像出力信号は、その信号レベルすなわちブレミ
ッシュレベルが、上記欠陥画素での電荷蓄積時間に比例
して大きくなる。そこで、この実施例のブレミッシュ補
正回路では、上記システムコントローラ（５）により上
記ＣＣＤ駆動部（７）を制御して電荷蓄積時間を延長し
、回路のダイナミックレンジを越えない範囲で、電荷蓄
積を行う。

また、ブレミッシュ検出モードにおいて、上記システム
コントローラ（５）は、先ず、上記加算器（１５）を選
択するように上記切り換えスイッチ（１６）を制御する
。そして、上記システムコントローラ（５）は、上記Ａ
／Ｄ変換器（１４）により得られる撮像出力データを上
記ＣＣＤイメージセンサ（４）からの撮像出力信号の読
み出しに同期して上記第２のメモリ（１７）に読み込む
、さらに、上記システムコントローラ（５）は、上記第
２のメモリ（１７）に書き込まれた撮像出力データを読
み出し、上記Ａ／Ｄ変換器（１４）により得られる撮像
出力データと上記加算器（１５）により同期加算して、
該第２のメモリ（１７）に書き込む操作を繰り返し行う
ことにより、Ｓ／Ｎを向上させる。

次に、上記システムコントローラ（５）は、上記バイパ
スフィルタ（１８）を選択するように上記切り換えスイ
ッチ（１６）を制御する。そして、上記第２のメモリ（
１７）から読み出される撮像出力データを読み出して上
記バイパスフィルタ（１８）を介して該第２のメモリ（
１７）に書き込む、すなわち、上記第２のメモリ（１７
）には、上記バイパスフィルタ（１８）参により直流成分及び低域ノイズ成分が除去された撮像出
力データが書き込まれる。

上記システムコントローラ（５）は、このようにして上
記第２のメモリ（１７）に書き込んだ上記撮像出力デー
タに基づいて、光が入射していない状態で特異なレベル
の信号を出力する欠陥画素の位置を示す位置データと、
該位置データにより示される欠陥画素から出力される信
号の上記特異なレベルを示すブレミッシュレベルデータ
を生成する演算処理を上記演算装置（１９）に行わせる
。

上記演算装置（１９）は、上記ＣＣＤイメージセンサ（
４）の電荷蓄積時間、上記同期加算の回数及び上記撮像
出力データを上記第２のメモリ（１７）に取り込んだ時
の温度によって、上記第２のメモリ（１７）に書き込ま
れた上記撮像出力データを正規化する演算処理により、
ブレミッシュレベルデータをその位置データとともに生
成する。上記演算装置（工９）により得られるブレミッ
シュレベルデータは、プレミッシュ補正データとして、
その位置データとともに上記第１のメモリ（１０）に上
記システムコントローラ（５）によって書き込まれる。

そして、この実施例のブレミッシュ補正回路では、この
ように上記ブレミッシュ検出モードで上記第１のメモリ
（１０）に書き込まれたブレミッシュ補正データを該第
１のメモリ（１ｏ）から読み出して上記Ｄ／Ａ変換器（
１１）によりアナログ化することにより、実際の撮像動
作時に、ブレミッシュ補正信号を形成して、上記信号減
算器（９）によりブレミッシュ補正処理を行う。

なお、この実施例のブレミッシュ補正回路において、上
記第２のメモリ（１７）にフレームメモリを用いること
により、ブレミッシュ補正データを１回の操作で上記第
１のメモリ（１０）に書き込むことができるが、ライン
メモリを用いる場合にはライン数以上の操作を行うよう
にすれば良い。また、第３図に示す実施例のように、レ
ジスタを用いて１点毎にプレミッシェ検出を行うように
することもできる。

この第３図に示す実施例は、プレミッシェ検出部（３０
）の構成が上述の第１図に示した実施例と異なるもので
、共通する構成要素については、共通符号を第３図中に
付して、その詳細な説明を省略する。

すなわち、この第３図に示す実施例におけるプレミッシ
ェ検出部（３０）は、ＣＯＤ駆動部（７）からのクロッ
クを計数することにより、ＣＣＤイメージセンサ（４）
の各画素に対応するアドレスデータを形成するアドレス
カウンタ（２１）と、上記ＣＣＤイメージセンサ（４）
による撮像出力信号をＡ／Ｄ変換器（１４）によりディ
ジタル化した撮像出力データが供給されるバイパスフィ
ルタ（２２）　ト、１ｍ（７）バイパスフィルタ（２２
）を介して上記撮像出力データが供給されるコンパレー
タ（２３）及び加算器（２４）と、上記コンパレータ（
２４）による出力によって切り換え制御される第１及び
第２のスイッチ（２５）　、　（２６）と、上記バイパ
スフィルタ（２２）から上記第１のスイッチ（２５）を
介して供給される撮像出力データを一時記憶する第１の
レジスタ（２７）と、上記アドレスカウンタ（２１）か
ら上記第２のスイッチ（２６）を介して供給されるアド
レスデータを一時記憶する第２のレジスタ（２８）と、
上記加算器（２４）の加算出力データを一時記憶する第
３のレジスタ（２９）とがら構成されている。

この実施例のブレミッシュ補正回路では、ブレミッシュ
検出モードにおいて、システムコントローラ（５）は、
上記アイリス機構（２）を閉成させた状態で、上記ＣＣ
Ｄイメージセンナ（４）をフレーム読み出しモードで作
動させる。

そして、上記プレミッシェ検出部（３０）のコンパレー
タ（２３）は、上記バイパスフィルタ（２２）を介して
供給される現在の撮像出力データと、上記第１のレジス
タ（２７）に先に記憶された撮像出力データとを比較す
る。そして、このコンパレータ（２３）は、上記第１の
レジスタ（２７）に先に記憶された撮像出力データより
も現在の揚機出力データの方が大きい場合に、この現在
の撮像出力データを上記第１のレジスタ（２７）に取り
込むように、上記第１のスイッチ（２５）の切り換え制
御を行うとともに、上記現在の撮像出力データが得られ
る上記ＣＣＤイメージセンサ（４）の画素位置を示すア
ドレスデータを上記第２のレジスタ（２８）に取り込む
ように、上記第２のスイッチ（２６）の切り換え制御を
行う。

すなわち、上記コンパレータ（２３）により切り換え制
御される上記第１のスイッチ（２５）及びこの第１のス
イッチ（２５）を介して供給される撮像出力データを記
憶する上記第１のレジスタ（２７）は、上記バイパスフ
ィルタ（２２）を介して供給される撮像出力データのピ
ークレベル検出を行うピークレベル検出器として働く、
また、上記コンパレータ（２３）により切り換え制御さ
れる上記第２のスイッチ（２６）及びこの第２のスイッ
チ（２６）を介して上記アドレスカウンタ（２１）から
供給されるアドレスデータを記憶する第２のレジスタ（
２８）は、上記第１のレジスタ（２７ンに記憶されるピ
ークレベルデータが得られる画素すなわち欠陥画素の位
置を検出する検出器として働く。

上記第２のレジスタ（２８）には、上記撮像出力データ
がピーク値となる欠陥画素位置を示すアドレスデータが
取り込まれる。この欠陥画素位置を示すアドレスデータ
は、上記システムコントローラ（５）と演算装置（１９
）に供給される。

そして、上記加算器（２４）による加算出力データを一
時記憶する上記第３のレジスタ（２９）は、データの取
り込みタイミングが上記システムコントローラ（５）に
より制御されることにより、上記第２のレジスタ（２８
）に取り込まれたアドレスデータにより示される欠陥画
素からの撮像出力データを上記加算器（２４）で同期加
算して取り込み、Ｓ／Ｎを向上させた撮像出力データを
形成する。この第３のレジスタ（２９）に得られる撮像
出力データは、上記演算装置（１９）に供給される。

この演算装置（１９）は、上記第３のレジスタ（２９）
に得られる撮像出力データがノイズレベルよりも十分に
大きいを判断した場合に、上記ＣＣＤイメージセンサ（
４）の電荷蓄積時間、上記同期加算の回数及び上記撮像
出力データを上記第２のメモリ（１７）に取り込んだ時
の温度によって、上記第３のレジスタ（２９）に得られ
た撮像出力データを正規化して、プレミッシュレベルデ
ータを生成する。上記演算装置（１９）により得られる
プレミッシュレベルデータは、ブレミッシュ補正データ
として、上記第２のレジスタ（２Ｂ）に取り込まれたア
ドレスデータにより示される欠陥画素の位置データとと
もに第１のメモリ（１０）に書き込まれる。

そして、上記第Ｉのメモリ（１０）に書き込まれたブレ
ミッシュ補正データを該第１のメモリ（１０）から読み
出して上記Ｄ／Ａ変換器（１１）によりアナログ化する
ことによりブレミッシュ補正信号を形成してブレミッシ
ュ補正処理を行いながら、上記第３のレジスタ（２９）
に得られる撮像出力データがノイズレベル以下になるま
で、上記ブレミッシュ検出モードの動作を繰り返し行う
。

そして、このように上記ブレミッシュ検出モードで上記
第１のメモリ（１０）に書き込まれたブレミッシュ補正
データを該第１のメモリ（ｌＯ）から読み出して上記Ｄ
／Ａ変換器（１１）によりアナログ化することにより、
実際の撮像動作時に、ブレミッシュ補正信号を形成して
、上記信号減算器（９）によりブレミッシュ補正処理を
行う。

Ｈ発明の効果上述のように、本発明に係るブレミッシュ補正回路では
、撮像素子の各画素のうち、光が入射していない状態で
特異なレベルの信号を出力する画素の位置を示す位置デ
ータ及び上記特異なレベルを示すプレミッシュレベルデ
ータを生成して記憶手段に記憶し、実際の撮像時に、上
記記憶手段の出力信号に基づいて、上記位置データによ
り示される位置の画素の出力信号から上記ブレミッシュ
レベルデータにより示されるレベルの信号を減算するこ
とによって、ＣＣＤ等の固体撮像素子に含まれる光が入
射していない状態で特異なレベルの信号を出力する画素
からの出力信号の信号レベルを補正することができ、し
かも、撮像素子のブレミッシュレベルが経時的に変化し
たり、新たな欠陥画素が発生したような場合にも、適正
なブレミッシュ補正処理を施すことができる。

【図面の簡単な説明】

第１図は本発明に係るブレミッシュ補正回路の一実施例
の構成を示すブロック図、第２図は上記実施例における
撮像素子として用いたＣＣＤイメージセンサの構造を模
式的に示す図、第３図は本発明に係るブレミッシュ補正
回路の他の実施例の構成を示すブロック図である。（６）・・・アイリス駆動部（９）・・・信号減算器（１１）・・・Ｄ／Ａ変換器（１７）・・・第２のメモリ（２１）・・・アドレスカウンタ（２２）・・・バイパスフィルタ（２３）・・・コンパレータ（２５）、　（２６）・・・スイッチ（２７）　、　（２Ｂ）　、　（２９）・・・・レジス
タ（３０）・・・ブレミッシュ検出部（７）・・・ＣＣＤ駆動部（１０）・・・第１のメモリ（１５）・・・加算器（１９）・・・演算装置（２４）・・・加算器

Claims

【特許請求の範囲】撮像素子の各画素のうち、光が入射していない状態で特
異なレベルの信号を出力する画素の位置を示す位置デー
タを生成する位置データ生成手段と、該位置データ生成手段からの位置データにより示される
画素から出力される信号の上記特異なレベルを示すブレ
ミッシュレベルデータを生成するブレミッシュレベルデ
ータ生成手段と、上記位置データ及びブレミッシュレベルデータを記憶す
る記憶手段と、撮像時に、上記記憶手段の出力信号に基づいて、上記位
置データにより示される位置の画素の出力信号から上記
ブレミッシュレベルデータにより示されるレベルの信号
を減算する補正手段とを備えたことを特徴とするブレミ
ッシュ補正回路。