JPH03292540A - Diagnostic device for abnormality of computer - Google Patents

Diagnostic device for abnormality of computer

Info

Publication number
JPH03292540A
JPH03292540A JP2095846A JP9584690A JPH03292540A JP H03292540 A JPH03292540 A JP H03292540A JP 2095846 A JP2095846 A JP 2095846A JP 9584690 A JP9584690 A JP 9584690A JP H03292540 A JPH03292540 A JP H03292540A
Authority
JP
Japan
Prior art keywords
computer
data
system computer
main memory
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2095846A
Other languages
Japanese (ja)
Inventor
Masao Aida
会田 正夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2095846A priority Critical patent/JPH03292540A/en
Publication of JPH03292540A publication Critical patent/JPH03292540A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To smoothly and surely diagnose the abnormality of a computer of its own system through a computer of another system by reading and writing directly the data on a main memory of its own computer through the computer of another system. CONSTITUTION:A computer 1 of its own system is connected to a computer 2 of another system via a data way data communication circuit 3. The computer 2 is provided with a program which reads out the data on a main memory 5 of the computer 1 and diagnoses the computer 1. Then the computer 2 reads directly the data out of the memory 5 of the computer 1 based on its own program. Thus the computer 2 can surely diagnose the abnormality of the computer 1 regardless of the presence of a program working as a CPU load of the computer 1.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はデータ通信回線を介して自系計算機および他
系計算機を相互に接続し、その自系計算機の主メモリに
記憶されたデータを他系計算機により直接読出し、書込
みして該他系計算機で該自系計算機の異常を診断する計
算機異常診断装置に関する。
[Detailed Description of the Invention] [Field of Industrial Application] This invention connects a self-system computer and another system computer to each other via a data communication line, and transfers data stored in the main memory of the self-system computer to another computer. The present invention relates to a computer abnormality diagnosing device that directly reads and writes data from a system computer and diagnoses an abnormality in the own system computer using another system computer.

〔従来の技術〕[Conventional technology]

第3図は従来の計算機異常診断装置の説明図であり、第
3図において、自系計算機(21)と他系計算機(22
)はデータ通信回線(23)を介して相互に接続されて
いる。
FIG. 3 is an explanatory diagram of a conventional computer abnormality diagnosis device. In FIG.
) are interconnected via a data communication line (23).

そして、上記自系計算機(21)には主メモリ(24)
と該主メモリに対しデータの読出し、書込みを処理する
プログラム記憶部(25)が設けられており、また、他
系計算機(22)には主メモリ(26)と該主メモリに
対しデータの読出し、書込みを処理するプログラム記憶
部(27)が設けられている。
The self-system computer (21) has a main memory (24).
A program storage unit (25) is provided for reading and writing data to and from the main memory, and the other computer (22) is provided with a main memory (26) and a program storage unit (25) for reading and writing data to and from the main memory. , a program storage unit (27) for processing writing is provided.

第4図は上記第3図装置の動作を説明するフローチャー
ト図であり、このフローチャート図について動作を説明
する。プログラム処理部(25)に記憶された高周期で
動作するプログラムはスタート後、主メモリ(24)の
データをインクリメントしくステップ5T11)、通信
回線(23)を介して他系計算機(22)の主メモリ(
26)に伝送する。
FIG. 4 is a flowchart for explaining the operation of the apparatus shown in FIG. 3, and the operation will be explained with reference to this flowchart. After the program stored in the program processing unit (25) and running at a high frequency is started, the program increments the data in the main memory (24) in step 5T11) and sends the data to the main memory of the other system computer (22) via the communication line (23). memory(
26).

一方、他系計算機(22)のプログラム記憶部(27)
に記憶されたプログラムは、プログラム記憶部(25)
に記憶されたプログラムより低周期で動作して、主メモ
リ(26)に伝送書き込まれた自系計算機(21)のデ
ータを読み出しくステップ5T12)、この読み出した
データを前回データと比較しくステップ5713)、同
一か否かを判断しくステップ5T14) 、データの変
化がなく同一であれば、他系計算機(22)は自系計算
機が異常と診断しくステップ5T15)、同一でなけれ
ば自系計算機が正常と診断しくステップ5T16)する
。そして、このときの主メモリ(26)に書き込まれた
データを前回データとして格納する(ステップ5T17
)。
On the other hand, the program storage unit (27) of the other system computer (22)
The program stored in the program storage unit (25)
Step 5T12) operates at a lower cycle than the program stored in the main memory (26) to read the data of the self-system computer (21) transmitted and written to the main memory (26), and compares the read data with the previous data (Step 5713). ), to judge whether they are the same or not (Step 5T14), if the data is the same without any change, the other system computer (22) diagnoses that the own system computer is abnormal (Step 5T15); if not, the own system computer It is diagnosed as normal and step 5T16) is performed. Then, the data written to the main memory (26) at this time is stored as the previous data (step 5T17).
).

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来の計算機異常診断装置は以上のように構成されてい
るので、自系計算機(21)内で主メモリ(24)のデ
ータ読出しプログラムより優先度の高いプログラムが多
数動作した場合、データ読出しプログラムの動作が待ち
状態となり、主メモリ(24)のデータ読出しがされず
、その結果、他系計算機(22)にて自系計算機(21
)が異常と誤診断されてしまう問題点があった。
Since the conventional computer abnormality diagnosis device is configured as described above, when many programs with higher priority than the data reading program of the main memory (24) are running in the own system computer (21), the data reading program is The operation goes into a waiting state, and data is not read from the main memory (24), and as a result, the other system computer (22)
) could be misdiagnosed as abnormal.

この発明は上記の問題点を解消することを課題になされ
たもので、自系計算機のCPU負荷、つまりプログラム
に左右されることなく、他系計算機で自系計算機の異常
診断が確実にてきるようにすることを目的とする。
This invention was made with the aim of solving the above-mentioned problems, and it is possible to reliably diagnose abnormalities in the own computer on other computers without being affected by the CPU load of the own computer, that is, the program. The purpose is to do so.

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係る計算機異常診断装置は、自系計算機の主
メモリのデータを読み出して該自系計算機を診断するプ
ログラムを他系計算機に具備したものである。
The computer abnormality diagnosis device according to the present invention is one in which a foreign computer is equipped with a program that reads data from the main memory of the local computer and diagnoses the local computer.

〔作用〕[Effect]

この発明における計算機異常診断装置は、他系計算機が
自己の有するプログラムで直接自系計算機の主メモリの
データを読み出すことにより、自系計算機におけるCP
U負荷としてのプログラムに左右されることなく、自系
計算機の異常診断が他系計算機で確実に実施することを
可能とする。
The computer abnormality diagnosis device according to the present invention allows the other computer to directly read data from the main memory of the own computer using its own program.
To make it possible to reliably perform abnormality diagnosis of a self-system computer on another system computer without being influenced by a program as a U load.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。第1
図において自系計算機(1)と他系計算機(2)はデー
タウェイ「データ通信回線(3)」によって相互に接続
されている。
An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, the own system computer (1) and the other system computer (2) are interconnected by a data way "data communication line (3)".

上記自系計算機(1)はシステム制御処理装置(4)、
データ読込み部を含む主メモリ(5)、基本処理装置(
6) 、DMAチャネル(7)を有しており、DMAチ
ャネル(7)はDMA/PCCHバス(8)、ターミナ
ルコントローラ(9)、ループカプラ(10)を介して
データウェイ(3)の一端に接続されている。
The self-system computer (1) is a system control processing unit (4),
Main memory (5) including data reading section, basic processing unit (
6) has a DMA channel (7), which is connected to one end of the data way (3) via the DMA/PCCH bus (8), the terminal controller (9), and the loop coupler (10). It is connected.

また、他系計算機(2)はシステム制御処理装置(11
)、主メモリ(12)、基本処理装置(13) 、DM
Aチャネル(14)を有しており、DMAチャネル(1
4)はバス(15)、ターミナルコントローラ(16)
、ループカプラ(17)を介してデータウェイ(3)の
他端に接続されている。
In addition, the other system computer (2) is the system control processing unit (11
), main memory (12), basic processing unit (13), DM
A channel (14) and DMA channel (1
4) is the bus (15), terminal controller (16)
, is connected to the other end of the data way (3) via a loop coupler (17).

次に上記実施例の動作を説明する。自系計算機(1)は
イニシャルプログラムロード(以降IPLと略す)時に
自系計算機内に接続されているループカプラ(10)に
、主メモリ(5)内のデータ読込み部のアドレス(番地
)とデータサイズ(バイト数)およびそのデータ部の番
号を書き込む。なお、このデータは自系計算機(1)に
リイニシャライズが発生した場合リセットされる。
Next, the operation of the above embodiment will be explained. At the time of initial program loading (hereinafter abbreviated as IPL), the own computer (1) sends the address (address) of the data reading section in the main memory (5) and the data to the loop coupler (10) connected within the own computer. Write the size (number of bytes) and the number of its data part. Note that this data is reset when re-initialization occurs in the self-system computer (1).

ループカプラ(10)に書き込まれた上記データは、デ
ータウェイ(3)に接続されているループコントローラ
(18)により制御される。
The above data written to the loop coupler (10) is controlled by a loop controller (18) connected to the data way (3).

他系計算機(2)のデータ読込みプログラムは、自系計
算機(1)のデータ読込み部のデータ部の番号を読み込
む要求コマンドをループコントローラ(18)に対して
送る。ループコントローラ(18)は送られてきた要求
コマンドに従い、自系計算機(1)の主メモリ(5)に
設定されたデータを他系計算機(2)に送る。
The data reading program of the other system computer (2) sends a request command to read the number of the data section of the data reading section of the own system computer (1) to the loop controller (18). The loop controller (18) sends the data set in the main memory (5) of the own computer (1) to the other computer (2) in accordance with the received request command.

以上の処理により、他系計算機(2)は自系計算機(1
)内の主メモリ(5)のある特定部分のデータの読込み
が可能となる。
Through the above processing, the other system computer (2) becomes the own system computer (1
) can read data from a specific part of the main memory (5).

次に他系計算機(2)の判断処理を第2図のフローチャ
ートについて説明する。
Next, the determination processing of the other system computer (2) will be explained with reference to the flowchart of FIG.

前記の処理により他系計算機(2)が自系計算機(1)
内の主メモリ(5)のデータを読み込むと(ステップ5
TI) 、他系計算機(2)内の前回データ格納部から
前回データを読出しくステップ5T2)、ステップST
1で読込んだデータとステップST2で読出した前回デ
ータと比較する(ステップ5T3)。
As a result of the above processing, the other system computer (2) becomes the own system computer (1)
(Step 5)
TI), step 5T2), step ST to read the previous data from the previous data storage section in the other system computer (2)
The data read in step ST1 is compared with the previous data read in step ST2 (step ST3).

ついで両データが同一か否かを判断しくステップ5T4
)、同一であれば自系計算機(1)は異常と診断しくス
テップ5T5)、同一でなければ自系計算機(1)は正
常と診断する(ステップ576)。
Next, it is determined whether both data are the same or not in step 5T4.
), if they are the same, the self-system computer (1) is diagnosed as abnormal (step 5T5), and if they are not the same, the self-system computer (1) is diagnosed as normal (step 576).

上記の診断後、読込んだ自系計算機(1)のデータをイ
ンクリメントする。つまり、数値データを1づつカウン
トアツプする処理でデータがオーバーフロしたとき“0
”に戻る処理を行う(ステップ5T7)。そして、イン
クリメントしたデータを前回データとして、他系計算機
(2)内の前回データ格納部に格納する(ステップ5T
8)。
After the above diagnosis, the read data of the own system computer (1) is incremented. In other words, when the data overflows during the process of counting up numerical data by 1,
” (step 5T7). Then, the incremented data is stored as the previous data in the previous data storage section in the other system computer (2) (step 5T
8).

またインクリメントしたデータを自系計算機(1)内の
主メモリ(5)に書き込み(ステップ5T9)、上記の
処理動作を繰返すものである。
Further, the incremented data is written to the main memory (5) in the own system computer (1) (step 5T9), and the above processing operation is repeated.

なお、上記実施例では計算機間同志の結合について示し
たが、計算機とマイクロプロセッサ、もしくはマイクロ
プロセッサ間同志での結合であってもよく、上記実施例
と同様の効果を奏する。
In the above embodiment, the connection between computers is shown, but the connection between a computer and a microprocessor or between microprocessors may be used, and the same effects as in the above embodiment can be obtained.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、他系計算機より直接
自系計算機の主メモリのデータを読み/書きするように
構成したので、自系計算機のCPU負荷つまり処理プロ
グラムに関係なく、円滑かつ確実に他系計算機によって
自系計算機の異常診断を実施できるという効果がある。
As described above, according to the present invention, data in the main memory of the own system computer is directly read/written from other systems computers, so that the data can be smoothly and This has the effect that abnormality diagnosis of the own system computer can be reliably performed by the other system computer.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の実施例による計算機異常診断装置を
示すブロック図、第2図は他系計算機の判断処理を説明
するフローチャート図、第3図は従来の計算機異常診断
装置の説明図、第4図は第3図装置の動作を説明するフ
ローチャート図である。 図において、(1)は自系計算機、(2)は他系計算機
、(3)は通信回線、(5)、  (12)は主メモリ
である。 なお、図中、同一符号は同一または相当部分を示す。
FIG. 1 is a block diagram showing a computer abnormality diagnosis device according to an embodiment of the present invention, FIG. 2 is a flowchart explaining judgment processing of other system computers, FIG. FIG. 4 is a flowchart explaining the operation of the apparatus shown in FIG. In the figure, (1) is the local computer, (2) is the other computer, (3) is the communication line, and (5) and (12) are the main memories. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】 自系計算機および他系計算機を通信回線を介して接続し
、 前記通信回線を通じて前記自系計算機に設けられた主メ
モリのデータを直接読出して該自系計算機を診断するプ
ログラムを前記他系計算機において実行することを特徴
とする計算機異常診断装置。
[Scope of Claims] A program that connects a self-system computer and another system computer via a communication line, and directly reads data in a main memory provided in the self-system computer through the communication line to diagnose the self-system computer. A computer abnormality diagnosis device, characterized in that the computer abnormality diagnosis device executes the above in the computer of another system.
JP2095846A 1990-04-10 1990-04-10 Diagnostic device for abnormality of computer Pending JPH03292540A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2095846A JPH03292540A (en) 1990-04-10 1990-04-10 Diagnostic device for abnormality of computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2095846A JPH03292540A (en) 1990-04-10 1990-04-10 Diagnostic device for abnormality of computer

Publications (1)

Publication Number Publication Date
JPH03292540A true JPH03292540A (en) 1991-12-24

Family

ID=14148741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2095846A Pending JPH03292540A (en) 1990-04-10 1990-04-10 Diagnostic device for abnormality of computer

Country Status (1)

Country Link
JP (1) JPH03292540A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8589879B2 (en) 2005-06-22 2013-11-19 Nec Corporation Debugging system, debugging method, and program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8589879B2 (en) 2005-06-22 2013-11-19 Nec Corporation Debugging system, debugging method, and program

Similar Documents

Publication Publication Date Title
JP3447404B2 (en) Multiprocessor system
JPH06337820A (en) Mechanism and method for detection and recovery of error in multiple bus system
JP2996440B2 (en) Diagnosis method of data processing system
JP3943616B2 (en) Data processor with transparent operation in background mode
JPH024932B2 (en)
AU666625B2 (en) Scannable interface to non-scannable microprocessor
JP3052857B2 (en) Inter-cluster shared memory access method
JPH02132528A (en) Duplex processor
JPS634209B2 (en)
JPH03292540A (en) Diagnostic device for abnormality of computer
CN101169767B (en) Access control device and access control method
JP3127941B2 (en) Redundant device
JPS6159558A (en) Dma diagnosis system
JP2002006910A (en) Programable controller with updating function and method for updating function of function extention unit in programable controller
JP2584903B2 (en) External device control method
JP3350069B2 (en) Bus line monitoring method
JPH10228395A (en) Abnormality diagnostic device for controller
JP3012402B2 (en) Information processing system
JPH0324657A (en) Bus diagnostic system
JP3596730B2 (en) Memory control device and memory control method
JP2002049606A (en) Multi-cpu system
JP3190694B2 (en) Diagnostic method for local memory
JPS62143151A (en) Diagnosis system for common memory
JPS6321217B2 (en)
JPS5829062A (en) Microcomputer system