JPH03291920A - コンタクト孔埋め込み方法 - Google Patents

コンタクト孔埋め込み方法

Info

Publication number
JPH03291920A
JPH03291920A JP9340490A JP9340490A JPH03291920A JP H03291920 A JPH03291920 A JP H03291920A JP 9340490 A JP9340490 A JP 9340490A JP 9340490 A JP9340490 A JP 9340490A JP H03291920 A JPH03291920 A JP H03291920A
Authority
JP
Japan
Prior art keywords
wiring
silicon
layer
contact hole
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9340490A
Other languages
English (en)
Inventor
Tsutomu Niizawa
新澤 勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9340490A priority Critical patent/JPH03291920A/ja
Publication of JPH03291920A publication Critical patent/JPH03291920A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層配線構造形成方法に関し、特にAl配線上
へのコンタクト孔埋め込み方法に関する。
〔従来の技術〕
Al薄膜の選択的成長の応用としては、半導体の配線形
成において従来のプロセスであるスバ・ツタ法では不可
能であった、微細のコンタクト孔の埋め込みによる配線
の高密度化や、平坦化、さらには多結晶シリコンへのA
lの張り付けによる配線抵抗の低減等がある。
従来、コンタクト孔埋め込みには、第18凹面体素子材
料コンファレンス予稿集(1986)の755−756
頁記載のように、トリイソブチルアルミニウム((i 
 C4H9)3 Al)を原料として用いた、Al薄膜
の選択的堆積が報告されている。そこでは、酸化シリコ
ンのパターンを形成したシリコン基板上で、化学気相堆
積(CVD)法によりシリコンが露出したところにのみ
Alを堆積させるという選択的堆積を実現している。
また、上記のシリコン上へのコンタクト孔の埋め込みの
他に、下層Al配線と上層Al配線を電気的に導通させ
るための、Al配線上へ形成されたスルーホールの埋め
込みの技術が、多層配線形成には必要である。この技術
に関しては、例えば、平成元年春季 第36回応用物理
学関係連合講演会講演予稿集722頁記載のAl系配線
上へのWの選択堆積によるコンタクト孔埋め込みが報告
されている。
〔発明が解決しようとする課題〕
しかしながら、このようなAl上への選択堆積において
はジャーナルオブ・バキューム・サイエンス・アンド−
fり10ジ(JOURNAL OF VACUUMSC
IENCE AND TECH−NOLOGY PAR
T A)誌1989年A7巻630頁記載の報告で既知
のように、Alの自然酸化膜が表面を覆っているAl上
には、CVD法を用いたAl堆積が困難である。このた
め自然酸化膜で通常覆われているAl上への選択堆積は
実用的でなかった。従来これを解決する手段としては、
CVD装置内に例えばスパッタ装置を設けてAlの酸化
膜をCVD直前に除去する方法がある。しかしながら、
この方法では、スパッタによるマスク材である絶縁膜の
活性化による選択性の低下の問題が考えられる。実際、
平成元年春季 第36回応用物理学関係連合講演会講演
予稿集722頁記載のAl系配線上へのWの選択堆積に
よるコンタクト孔埋め込みの報告によると、スパッタに
より酸化シリコン膜の表面のESCAのSt (2p)
ピークが低エネルギー側にシフトし、未結合性シリコン
の増加が観測されており、Alの選択堆積においても酸
化シリコン膜上へのAlの該形成密度の増加による選択
性の低下が十分予想される。
AlfE面が露出した状態では、Alの自然酸化膜を除
去することがたとえできたとしても、大気中の酸素ある
いは水分によりすぐに自然酸化膜が形成されてしまう、
したがって、CVD法において、大気にさらすことなく
表面処理できる手段を講じなければならない。
〔課題を解決するための手段〕
第1の発明は、絶縁層で被覆された、上層がシリコン、
下層がAlである多層構造のAl配線を形成し、このA
l配線上の絶縁層を一部除去して開口部分を形成してシ
リコンを露出する工程と、ジメチルアルミニウムハイド
ライド((CH,)2AlH)を原料ガスとして用い、
前記Al配線の上層シリコン上に選択的にAlを堆積す
ることを特徴とする構成になっている。
第2の発明は、コンタクト孔を有する絶縁層で被覆され
たAl配線のコンタクト埋め込み方法において、Al表
面の酸化Al1llおよびAl薄膜をAl塩化物に改変
する工程と、この人l配線を真空中で加熱し、Al塩化
物を蒸発除去する工程と、ジメチルアルミニウムハイド
ライド((CH3)a AlH>を原料ガスとして用い
、A、 l上に選択的にAlを堆積することを特徴とす
る、構成になっている。
第3の発明は、絶縁層で被覆されたAl配線に形成され
たコンタクト孔をAlの選択CVDで埋め込む方法にお
いて、CCl4とCl2の混合ガス雰囲気中でプラズマ
を発生させ、酸化AlおよびAl表面をエツチングする
工程と、ジメチルアルミニウムハイドライド(<CH3
)2 Al H)を原料ガスとして用い、Al配線上に
選択的にAlを堆積することを特徴とする、構成になっ
ている。
〔作用〕
Alは反応性が高く、とくに酸素や水分を含むガスにさ
らされると酸化して表面に酸化Al層を形成する。
第1の発明では、これを防ぐために、シリコンを上層部
に持つAl既配線利用する。Al薄膜を形成した直後に
真空−貫プロセスでシリコン薄膜を形成しAl表面をカ
バーする。シリコンも自然酸化膜が形成されるが、大気
に曝されてもシリコン酸化膜で完全に覆われるまで数時
間の余裕がある。したがって、コンタクトホールを埋め
込む直前にフッ化水素水溶液に浸しシリコンの自然酸化
膜の除去を行う、この方法で処理したシリコン上には、
ジメチルアルミハイドライドを用いた選択CVD法より
Alを堆積させることが出来る。このとき、選択堆積の
条件では絶縁膜上にはAlは堆積しない、この方法を利
用して、コンタクトホールを埋め込む、この際、CVD
の温度ではシリコンがAl中に拡散したり、ジメチルア
ルミハイドライドと反応するため0.1μm程度のシリ
コン層は部分的に破壊される。そのため、配線のAlと
埋め込んだAlは直接コンタクトすることができ、コン
タクト抵抗を十分低くすることが出来る。
第2の発明では、塩素により酸化Al表面を塩化Alに
改変する。化学大辞典(共立出版)1018頁記載のよ
うに、Al屑を塩素雰囲気中で熱するか、熱塩酸中に浸
すと酸化Al表面は塩化Alに改変される。生じた塩化
Alは180℃に熱すると昇華を始める特性を持つので
、塩化Alの表面を持つAl配線を含むウェハをCVD
室で真空に排気しながら熱するとAlは蒸気圧が低く、
塩化Alは蒸気圧が5桁以上大きいため清浄なAl表面
が得られる。いったん清浄なAl表面が生じたならば、
発明者がみいだしたジメチルアルミハイドライドを原料
とする選択CVD法により、絶縁膜上にはAlが堆積せ
ず、Al表面のみにAlを堆積させることが出来る。
第3の発明では、酸化AlをC,Cl4+C]2中でプ
ラズマエツチングする。Alの選択CVDのためには、
酸化Alを除去する必要があるが、同時に酸化シリコン
等の絶縁膜にダメージを与えないことが必要である。絶
縁膜にダメージを与えると選択性が低下するからである
。ジャーナル・オブ・バキューム・サイエンス・アンド
・チクノロシイ(Journal of Vacuum
 5cience Technology)誌1971
年8巻52頁記載のようにアルゴンスパッタは酸化Al
より酸化シリコンのエツチング速度が大きく酸化シリコ
ンにダメージを与えやすい、第1回ドライプロセスシン
ポジウム予稿集21頁記載のように、プラズマエツチン
グにおいて01□対CCl4の比を選べば酸化シリコン
のエツチング速度を、表面が酸化Alで覆われたAlの
エツチング速度の100分の工程度に抑えることができ
る。このため酸化シリコンにはダメージをほとんど与え
ずに酸化Al膜を除去するとが可能である。Al表面が
露出されたら、発明者がみいだしたジメチルアルミハイ
ドライドを原料とする選択CVD法により絶縁膜にはA
lを堆積させずに、Al表面のみにAlを堆積させるこ
とが出来る。
〔実施例〕
次に、各々の発明について図面を参照して説明する。
第1図は第1の発明の一実施例を説明するための主要工
程を示す図である。まず、第1図(a)に示すようにA
l配線1は、各種デバイスか形成されているデバイス層
4上に形成され、さらにAl配線1上にポリシリコン薄
膜層2が形成されて多層構造のAl既配線なっている。
このAl既配線酸化シリコン絶縁層3で覆われ、絶縁層
の一部は開口されてコンタクト孔5が形成されている。
この構造は標準的なCMO3作製方法を用いて形成した
。なお、通常Al配線は単層で使用されるが、ここでは
、本発明の特徴である、Al配線上に膜厚0.1μmの
シリコン膜を形成して多層構造にした。この構造を持っ
た基板は大気にさらした場合でもAlは酸化されること
なくシリコン表面が自然酸化されるのみである。つぎに
、コンタクト孔底面に露出した自然酸化シリコン薄膜層
を希HFで除去し、CVD装置に導入する。つぎに、ジ
メチルアルミニウムハイドライドを用いた選択的CVD
法で、ウェハ温度を約260℃、ジメチルアルミニウム
ハイドライドを分圧約0゜5Tor rで水素とともに
ウェハ面にさらし、第1図(b)に示すように、シリコ
ン薄膜層2上にのみAl7を堆積させてコンタクト孔を
埋め込む、このさい、シリコン薄膜は不均一ながら除去
されAl配線と堆積Al7は直接接触する。
このようして微細なコンタクト孔が良好な形状で埋め込
まれ、このときのコンタクト抵抗は0.1Ω以下と十分
低い値になった。
第2図は、第2の発明の一実施例を説明するための主要
工程を示す図である。まず、第2図(a)に示すように
Al配線1は、各種デバイスか形成されているデバイス
層4上に形成されている。このAl配線は酸化シリコン
絶縁層3で覆われ、絶縁層の一部は開口されてコンタク
ト孔5が形成されている。この構造は標準的なCMOS
作製方法を用いて形成した。これをコンタクトホールを
埋め込むためのCVD室に導入するが、移動の際に大気
にさらされてAl表面は酸化Al薄膜層8が形成されて
しまう、これに対し、基板を150℃に熱しながら塩素
を導入し酸化Al8を塩化Al層6に改変する(第2図
(b))。つぎに、CVD室を排気しながら、基板を約
400”Cに熱し、塩化Al層6を昇華させ除去する。
この結果、コンタクトホールの底部にはAl露出する。
最後に、ジメチルアルミニウムを用いた選択的CVD法
で、ウェハ温度を約260℃、ジメチルアルミニウムハ
イドライドを分圧約0.5TORRで水素とともにウェ
ハ面をさらし、第2図(c)に示すように、露出したA
l薄膜層上にのみAl7を堆積させてコンタクト孔を埋
め込む。
このようにして微細なコンタクト孔が良好な形状で埋め
込まれ、このときのコンタクト抵抗は0.1Ω以下と十
分低い値になった。
第3図は第3の発明の一実施例を説明するための主要工
程を示す図である。まず、第3図(a)に示すようにA
l配線1は、各種デバイスが形成されているデバイス層
4上に形成されている。このAl配線は酸化シリコン絶
縁層3で覆われ、絶縁層の一部は開口されてコンタクト
孔5が形成されている。この構造は標準的なCMOS作
製方法を用いて形成した。これをCVDを行うためCV
D室に導入するが、移動の際に大気にさらされてAl表
面は酸化Al薄膜層8が形成される。これに対し、基板
を平行平板型プラズマエツチング室に導入し、真空排気
後、CCl,とCl2を分圧比5対3の割合で導入し、
全圧800mTorrでプラズマ電力200mW″cl
O秒間エツチングし、酸化Al薄膜層8を除去する(第
3図(b))、つぎに、基板をCVD室に移し、ジメチ
ルアルミニウムハイドライドを用いた選択的CVD法で
、ウェハ温度を約260℃、ジメチルアルミニウムハイ
ドライドを分圧約0.5Torrで水素とともにウェハ
面にさらし、第3図(c)に示すように、露出したAl
薄膜層上にのみAl7を堆積させてコンタクト孔を埋め
込む。
このようにして微細なコンタクト孔が良好な形状で埋め
込まれ、このときのコンタクト抵抗は0.1Ω以下と十
分低い値になった。
〔発明の効果〕
以上説明したように第1の発明は、シリコンを上層に持
つAl配線を利用して、ジメチルアルミニウムハイドラ
イドを用いた選択的Al堆積により、微細なコンタクト
孔を埋め込み電気的導通を容易に得ることができる。
第2の発明は、塩素処理により酸化Al表面を塩化Al
に改変し、加熱真空排気による塩化Alの除去によるA
l表面の形成とジメチルアルミニウムハイドライドを用
いた選択的Al堆積により、微細なコンタクト孔を埋め
込み電気的導通を容易に得ることができる。したがって
、第1および第2の発明では、集積度の高い集積回路に
用いられるAl系配線の多層配線形成を、CVD装置内
にスパッタ装置を設けるという複雑な装置楕成を取らず
、また、スパッタによる選択性低下を受けずに実現する
ことができる。
第3の発明は、プラズマエツチング法での酸化Al表面
の除去によるAl表面の形成とジメチルアルミニウムハ
イドライドを用いた選択的Al堆積により、微細なコン
タクト孔を埋め込み電気的導通を容易に得ることができ
る。したがって、集積度の高い集積回路に用いられるA
l系配線の多層配線形成を、スパッタによる選択性低下
を受けずに実現することができる。
【図面の簡単な説明】
第1図、第2図、第3図は本発明の一実施例を説明する
ための主要工程を示す図である。 1・・・Al配線、2・・・ポリシリコン薄膜層、3・
・・酸化シリコン絶縁層、4・・・下層デバイス層、5
・・・コンタクト孔、6・・・塩化Al層、7・・・A
l選択堆積、8・・・酸化Al薄膜層、9・・・酸化ア
ルミ除去部。

Claims (1)

  1. 【特許請求の範囲】 1、絶縁層で被覆された、上層がシリコン、下層がAl
    である多層構造のAl配線を形成し、このAl配線上の
    絶縁層を一部除去して開口部分を形成してシリコンを露
    出する工程と、ジメチルアルミニウムハイドライド((
    CH_3)_2AlH)を原料ガスとして用いた化学気
    相堆積法により前記Al配線の上層シリコン上に選択的
    にAlを堆積する工程とを少くとも有することを特徴と
    する、コンタクト孔埋め込み方法。 2、コンタクト孔を有する絶縁層で被覆されたAl配線
    のコンタクト埋め込み方法において、Al表面の酸化A
    l膜およびAl薄膜をAl塩化物に改変する工程と、こ
    のAl配線を真空中で加熱し、Al塩化物を蒸発除去す
    る工程と、ジメチルアルミニウムハイドライド((CH
    _3)_2AlH)を原料ガスとして用いた化学気相堆
    積法によりAl上に選択的にAlを堆積する工程とを少
    くとも有することを特徴とする、コンタクト孔埋め込み
    方法。 3、絶縁層で被覆されたAl配線に形成されたコンタク
    ト孔をAlの選択CVDで埋め込む方法において、CC
    l_4とCl_2の混合ガス雰囲気中でプラズマを発生
    させ、酸化AlおよびAl表面をエッチングする工程と
    、ジメチルアルミニウムハイドライド((CH_3)_
    2AlH)を原料ガスとして用いた化学気相堆積法によ
    りAl配線上に選択的にAlを堆積する工程とを少くと
    も有することを特徴とする、コンタクト孔埋め込み方法
JP9340490A 1990-04-09 1990-04-09 コンタクト孔埋め込み方法 Pending JPH03291920A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9340490A JPH03291920A (ja) 1990-04-09 1990-04-09 コンタクト孔埋め込み方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9340490A JPH03291920A (ja) 1990-04-09 1990-04-09 コンタクト孔埋め込み方法

Publications (1)

Publication Number Publication Date
JPH03291920A true JPH03291920A (ja) 1991-12-24

Family

ID=14081361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9340490A Pending JPH03291920A (ja) 1990-04-09 1990-04-09 コンタクト孔埋め込み方法

Country Status (1)

Country Link
JP (1) JPH03291920A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637534A (en) * 1992-12-25 1997-06-10 Kawasaki Steel Corporation Method of manufacturing semiconductor device having multilevel interconnection structure
US6174563B1 (en) 1997-07-07 2001-01-16 Nec Corporation Method for forming thin metal films

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637534A (en) * 1992-12-25 1997-06-10 Kawasaki Steel Corporation Method of manufacturing semiconductor device having multilevel interconnection structure
US5952723A (en) * 1992-12-25 1999-09-14 Kawasaki Steel Corporation Semiconductor device having a multilevel interconnection structure
US6174563B1 (en) 1997-07-07 2001-01-16 Nec Corporation Method for forming thin metal films

Similar Documents

Publication Publication Date Title
US5356835A (en) Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
JP2978748B2 (ja) 半導体装置の製造方法
JPH08250497A (ja) 半導体装置の金属配線層の形成方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP2587335B2 (ja) 金属薄膜の平坦化形成方法
EP0262719B1 (en) Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material
JPH03291920A (ja) コンタクト孔埋め込み方法
JP3038953B2 (ja) 配線形成方法
JPH08288390A (ja) 半導体装置およびその製造方法
JPH09172070A (ja) 半導体装置の製造方法
JP2001196376A (ja) 半導体装置の製造方法
US5773366A (en) Method for forming wiring
JP2616062B2 (ja) コンタクト孔埋め込み方法
JP2590594B2 (ja) コンタクト孔埋め込み方法
JP3287042B2 (ja) 半導体装置の製造方法
JPH03173125A (ja) 半導体装置の製造方法
JPS6211227A (ja) 半導体装置の製造方法
JPH1022379A (ja) 半導体装置の製造方法
JP3119198B2 (ja) 半導体装置の製造方法
JPH01204449A (ja) Vlsi用銅配線方法
JP3006816B2 (ja) 半導体装置の製造方法
JPH0697292A (ja) 半導体装置およびその製造方法
JPH06132246A (ja) コンタクトホール埋込構造およびコンタクトホール埋込方法
JPH06224309A (ja) 接続孔の埋め込み方法
JPH04293256A (ja) 半導体装置の製造方法