JPH03290943A - 半導体試験システム装置 - Google Patents
半導体試験システム装置Info
- Publication number
- JPH03290943A JPH03290943A JP9263590A JP9263590A JPH03290943A JP H03290943 A JPH03290943 A JP H03290943A JP 9263590 A JP9263590 A JP 9263590A JP 9263590 A JP9263590 A JP 9263590A JP H03290943 A JPH03290943 A JP H03290943A
- Authority
- JP
- Japan
- Prior art keywords
- board
- socket
- handler
- tester
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000005259 measurement Methods 0.000 claims abstract description 8
- 230000002950 deficient Effects 0.000 abstract 1
- 230000013011 mating Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 2
- 101100438971 Caenorhabditis elegans mat-1 gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ハンドラーによって移送される被測定素子を
テスターに接続して試験する半導体試験システム装置に
関するものである。
テスターに接続して試験する半導体試験システム装置に
関するものである。
従来、この種の半導体試験システム装置は、第５図に示
すように構成されている。これを同図に基づいて説明す
ると、同図において、符芳１で示すものは支持台２上に
コンタクト機構３を介して設けられかつテスター（図示
せず）にケーブル４を介して接続され相互に直交するＸ
、Ｙ、Ｚの３方向に移動可能なテストヘッド、５はこの
テストヘッド１に取り付けられかつ前記テスター（図示
せず）に接続され第１のソケット６を有する測定用基板
としてのパフォーマンスポード、７はこのパフォーマン
スポード５の近傍に移動自在ムこ設けられ前記ソケット
６に接続する第２のソケット８を有するハンドラーであ
る。
すように構成されている。これを同図に基づいて説明す
ると、同図において、符芳１で示すものは支持台２上に
コンタクト機構３を介して設けられかつテスター（図示
せず）にケーブル４を介して接続され相互に直交するＸ
、Ｙ、Ｚの３方向に移動可能なテストヘッド、５はこの
テストヘッド１に取り付けられかつ前記テスター（図示
せず）に接続され第１のソケット６を有する測定用基板
としてのパフォーマンスポード、７はこのパフォーマン
スポード５の近傍に移動自在ムこ設けられ前記ソケット
６に接続する第２のソケット８を有するハンドラーであ
る。
このように構成された半導体試験システム装置において
は、コンタクト機構３等を手動で調整しながら第１のソ
ケット６と第２のソケット８を接続することにより、被
測定素子（図示せず）を試験することができる。
は、コンタクト機構３等を手動で調整しながら第１のソ
ケット６と第２のソケット８を接続することにより、被
測定素子（図示せず）を試験することができる。
ところで、この種の半導体試験システム装置においては
、両ソケット６．８の接続にあたり位置決めする機能を
備えておらず、このため接続不良が発生し易くなり、接
−読上の信頼性が低下するという問題があった。また、
位置決め機能が無いことは、テスター（図示せず）の多
ピン化に伴いテストヘッド１および支持台２が大型化し
て取り扱いが面倒なものになり、テスター（図示せず）
と被測定素子（図示せず）の接続に多大の時間を費やす
という問題もあった。
、両ソケット６．８の接続にあたり位置決めする機能を
備えておらず、このため接続不良が発生し易くなり、接
−読上の信頼性が低下するという問題があった。また、
位置決め機能が無いことは、テスター（図示せず）の多
ピン化に伴いテストヘッド１および支持台２が大型化し
て取り扱いが面倒なものになり、テスター（図示せず）
と被測定素子（図示せず）の接続に多大の時間を費やす
という問題もあった。
本発明はこのような事情に鑑みてなされたもので、接続
上の信頼性を向上させることができると共に、テスター
と被測定素子の接続時間の短縮化を図ることができる半
導体試験システム装置を提供するものである。
上の信頼性を向上させることができると共に、テスター
と被測定素子の接続時間の短縮化を図ることができる半
導体試験システム装置を提供するものである。
本発明に係る半導体試験システム装置は、テスターに接
続された測定用の基板と、この基板の近傍に被測定素子
を移送するハンドラーとを備えた半導体試験システム装
置において、基板に可動支柱によって相互に直交する３
方向に移動可能な被測定素子接続用の基板を設け、この
基板とハンドラーとの間に各々が互いに嵌合する位置決
め用のガイドを設け、これらガイドの嵌合によってテス
ターと被測定素子を接続したものである。
続された測定用の基板と、この基板の近傍に被測定素子
を移送するハンドラーとを備えた半導体試験システム装
置において、基板に可動支柱によって相互に直交する３
方向に移動可能な被測定素子接続用の基板を設け、この
基板とハンドラーとの間に各々が互いに嵌合する位置決
め用のガイドを設け、これらガイドの嵌合によってテス
ターと被測定素子を接続したものである。
本発明においては、２つのガイドが嵌合することにより
測定用の基板とハンドラーを確実に位置決めすることが
できる。
測定用の基板とハンドラーを確実に位置決めすることが
できる。
（実施例）
以下、本発明の構成等を図に示す実施例によって詳細に
説明する。
説明する。
第１図は本発明に係る半導体試験システム装置の全体を
示す断面図、第２図は本発明における半導体試験システ
ム装置の要部を分解して示す斜視図である。同図におい
て、符号１１で示すものは測定用基板としてのパフォー
マンスボードで、テストヘッド１２の所定位置に挿抜自
在に設けられ、かつテスター（図示せず）に接続されて
いる。このパフォーマンスポード１１の上面には、位Ｉ
ｎめ用のガイドピン１３および第１のソケット１４を有
し可動支柱１５によって相互に直交するＸ。
示す断面図、第２図は本発明における半導体試験システ
ム装置の要部を分解して示す斜視図である。同図におい
て、符号１１で示すものは測定用基板としてのパフォー
マンスボードで、テストヘッド１２の所定位置に挿抜自
在に設けられ、かつテスター（図示せず）に接続されて
いる。このパフォーマンスポード１１の上面には、位Ｉ
ｎめ用のガイドピン１３および第１のソケット１４を有
し可動支柱１５によって相互に直交するＸ。
Ｙ、 Ｚの３方向に移動可能なソケットボード１６が
実装されている。１７は被測定素子１８のコンタクト機
構１９に接続するハンドラーで、前記パフォーマンスポ
ード１１の上方に移動自在に設けられている。このハン
ドラー１７には、前記ガイドピンＩ３に嵌合するガイド
孔２０および前記第１のソケット１４に接続する第２の
ソケット２１が設けられている。そして、このハンドラ
ー１７の両側部には、前記ソケットボード１６を昇降す
る駆動装置２２が搭載されている。２３は前記ソケ７）
ボード１６の両側縁を保持する保持体で、前記ハンドラ
ー１７に多数のガイド２４を介して昇降自在に設けられ
ている。
実装されている。１７は被測定素子１８のコンタクト機
構１９に接続するハンドラーで、前記パフォーマンスポ
ード１１の上方に移動自在に設けられている。このハン
ドラー１７には、前記ガイドピンＩ３に嵌合するガイド
孔２０および前記第１のソケット１４に接続する第２の
ソケット２１が設けられている。そして、このハンドラ
ー１７の両側部には、前記ソケットボード１６を昇降す
る駆動装置２２が搭載されている。２３は前記ソケ７）
ボード１６の両側縁を保持する保持体で、前記ハンドラ
ー１７に多数のガイド２４を介して昇降自在に設けられ
ている。
このように構成された半導体試験システム装置において
は、ガイドピン１３がガイド孔２０に嵌合することによ
り、パフォーマンスポード１１とハンドラー１７を確実
に位置決めすることができるから、テスター（図示せず
）と被測定素子１８の接続不良発生を防止することがで
きる。
は、ガイドピン１３がガイド孔２０に嵌合することによ
り、パフォーマンスポード１１とハンドラー１７を確実
に位置決めすることができるから、テスター（図示せず
）と被測定素子１８の接続不良発生を防止することがで
きる。
また、本実施例においては、テストヘッド等が大型化し
てもガイドピン１３とガイド孔２ｏの位置決めによって
被測定素子１８とテスター（図示せず）の接続上の取り
扱いを簡単に行うことができる。
てもガイドピン１３とガイド孔２ｏの位置決めによって
被測定素子１８とテスター（図示せず）の接続上の取り
扱いを簡単に行うことができる。
なお、本実施例においては、テスター（図示せず）と被
測定素子１８の接続が両ソケット１４゜２１を介して行
われる例を示したが、本発明はこれに限定されるもので
はなく、第３図に示すようにパフォーマンスポード３１
の下方に実装されたソケットボード３２のソケット３３
が被測定素子３４に直接接続するものであっても実施例
と同様の効果を奏する。同図において、３５はパフォー
マンスポード３１の下方に移動自在に設けられたハンド
ラー、３６はこのハンドラー３５にコンタクト機構３７
を介して設けられたテストヘッド、３８はこのテストヘ
ッド３６に前記パフォーマンスポード３１を介して取り
付けられた可動支柱、３９および４０はガイドピンとガ
イド孔、４１は信号線である。
測定素子１８の接続が両ソケット１４゜２１を介して行
われる例を示したが、本発明はこれに限定されるもので
はなく、第３図に示すようにパフォーマンスポード３１
の下方に実装されたソケットボード３２のソケット３３
が被測定素子３４に直接接続するものであっても実施例
と同様の効果を奏する。同図において、３５はパフォー
マンスポード３１の下方に移動自在に設けられたハンド
ラー、３６はこのハンドラー３５にコンタクト機構３７
を介して設けられたテストヘッド、３８はこのテストヘ
ッド３６に前記パフォーマンスポード３１を介して取り
付けられた可動支柱、３９および４０はガイドピンとガ
イド孔、４１は信号線である。
また、本実施例においては、ガイドピン１３と第１のソ
ケット１４が別体である場合を示したが、本発明は第４
図に示すように一体化しても何等差し支えない。同図に
おいて、符号５１はソケットボード（図示せず）に接続
する信号ビン５２と、この信号ピン５２に接続するコン
タクト用のビン５３と、このコンタクトビン５３と同一
側に並列する位置決め用のガイドピン５４とを有する第
１のソケット、５５はハンドラー（図示せず）に接続す
る信号ピン５６と、この信号ピン５６に接続するコンタ
クト用の受体５７と、この受体５７と同一側に並列する
位置決め用のガイド孔５８とを有する第２のソケットで
ある。
ケット１４が別体である場合を示したが、本発明は第４
図に示すように一体化しても何等差し支えない。同図に
おいて、符号５１はソケットボード（図示せず）に接続
する信号ビン５２と、この信号ピン５２に接続するコン
タクト用のビン５３と、このコンタクトビン５３と同一
側に並列する位置決め用のガイドピン５４とを有する第
１のソケット、５５はハンドラー（図示せず）に接続す
る信号ピン５６と、この信号ピン５６に接続するコンタ
クト用の受体５７と、この受体５７と同一側に並列する
位置決め用のガイド孔５８とを有する第２のソケットで
ある。
因に、本実施例における被測定素子１８とテスター（図
示せず）の接続は、駆動装置２２によってソケットボー
ド１６を上昇させることにより行う。このとき、可動支
柱１５によってソケットボード１６を移動調整し、ガイ
ドビン１３とガイド孔２０の嵌合によって第１のソケッ
ト１４と第２のソケット２１が接続される。ここで、可
動支柱１５は、パフォーマンスポード１１に固定された
第１の支持体１５ａと、この第１の支持体１５ａに対し
て昇降する第２の支持体１５ｂからなり、これら両支持
体１５ａ、１５ｂ間に形成される遊びを利用してｘ、ｙ
、ｚの３方向移動のうちＸ。
示せず）の接続は、駆動装置２２によってソケットボー
ド１６を上昇させることにより行う。このとき、可動支
柱１５によってソケットボード１６を移動調整し、ガイ
ドビン１３とガイド孔２０の嵌合によって第１のソケッ
ト１４と第２のソケット２１が接続される。ここで、可
動支柱１５は、パフォーマンスポード１１に固定された
第１の支持体１５ａと、この第１の支持体１５ａに対し
て昇降する第２の支持体１５ｂからなり、これら両支持
体１５ａ、１５ｂ間に形成される遊びを利用してｘ、ｙ
、ｚの３方向移動のうちＸ。
Ｙ方向移動が可能となる。
以上説明したように本発明によれば、テスターに接続さ
れた測定用の基板と、この基板の近傍に被測定素子を移
送するハンドラーとを備えた半導体試験システム装置に
おいて、基板に可動支柱によって相互に直交する３方向
に移動可能な被測定素子接続用の基板を設け、この基板
とハンドラーとの間に各々が互いに嵌合する位置決め用
のガイドを設け、これらガイドの嵌合によってテスター
と被測定素子を接続したので、測定用の基板とハンドラ
ーを確実に位置決めすることができる。したがって、テ
スターと被測定素子の接続において不良発生を防止する
ことができるから、接続上の信頼性を向上させることが
できる。また、テスタ等が大型化しても両ガイドによっ
て被測定素子とテスターの接続上の取り扱いを簡単に行
うことができるから、接続時間の短縮化を図ることもで
きる。
れた測定用の基板と、この基板の近傍に被測定素子を移
送するハンドラーとを備えた半導体試験システム装置に
おいて、基板に可動支柱によって相互に直交する３方向
に移動可能な被測定素子接続用の基板を設け、この基板
とハンドラーとの間に各々が互いに嵌合する位置決め用
のガイドを設け、これらガイドの嵌合によってテスター
と被測定素子を接続したので、測定用の基板とハンドラ
ーを確実に位置決めすることができる。したがって、テ
スターと被測定素子の接続において不良発生を防止する
ことができるから、接続上の信頼性を向上させることが
できる。また、テスタ等が大型化しても両ガイドによっ
て被測定素子とテスターの接続上の取り扱いを簡単に行
うことができるから、接続時間の短縮化を図ることもで
きる。
第１図は本発明に係る半導体試験システム装置の全体を
示す断面図、第２図は本発明における半導体試験システ
ム装置の要部を分解して示す斜視図、第３図は他の実施
例を示す原理図、第４図は他の実施例のコンタクト機構
を示す正面図、第５図は従来の半導体試験システム装置
を示す正面図である。 １１・・・・パフォーマンスポード、１３・・・・ガイ
ドピン、１４・・・・第１のソケット、１５・・・・可
動支柱、１６・・・・ソケットボード、１７・・・・ハ
ンドラー １８・・・・被測定素子、２０・・・・ガイ
ド孔、２１・・第２のソケット、２２・・・・駆動装置
。 代 理 人 大 岩 増 雄第１図 １ １３ ・ ４ ５ １６： バフオーマン又ホード カイと“ヒ０ン 才１のソケット イー動支柱 ソケ・ｙ）ホ′−ト′ 〕７ ８ ０ ２１゜ ２２： へンＦ゛ラー ネ皮シ１７ニミ二素子 力゛イド′１乙 才２のソケ・ｙＦ 駈ｈａ量 第４図
示す断面図、第２図は本発明における半導体試験システ
ム装置の要部を分解して示す斜視図、第３図は他の実施
例を示す原理図、第４図は他の実施例のコンタクト機構
を示す正面図、第５図は従来の半導体試験システム装置
を示す正面図である。 １１・・・・パフォーマンスポード、１３・・・・ガイ
ドピン、１４・・・・第１のソケット、１５・・・・可
動支柱、１６・・・・ソケットボード、１７・・・・ハ
ンドラー １８・・・・被測定素子、２０・・・・ガイ
ド孔、２１・・第２のソケット、２２・・・・駆動装置
。 代 理 人 大 岩 増 雄第１図 １ １３ ・ ４ ５ １６： バフオーマン又ホード カイと“ヒ０ン 才１のソケット イー動支柱 ソケ・ｙ）ホ′−ト′ 〕７ ８ ０ ２１゜ ２２： へンＦ゛ラー ネ皮シ１７ニミ二素子 力゛イド′１乙 才２のソケ・ｙＦ 駈ｈａ量 第４図
Claims (1)
- テスターに接続された測定用の基板と、この基板の近
傍に被測定素子を移送するハンドラーとを備えた半導体
試験システム装置において、前記基板に可動支柱によっ
て相互に直交する３方向に移動可能な被測定素子接続用
の基板を設け、この基板と前記ハンドラーとの間に各々
が互いに嵌合する位置決め用のガイドを設け、これらガ
イドの嵌合によって前記テスターと前記被測定素子を接
続したことを特徴とする半導体試験システム装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9263590A JP2626148B2 (ja) | 1990-04-06 | 1990-04-06 | 半導体試験システム装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9263590A JP2626148B2 (ja) | 1990-04-06 | 1990-04-06 | 半導体試験システム装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03290943A true JPH03290943A (ja) | 1991-12-20 |
| JP2626148B2 JP2626148B2 (ja) | 1997-07-02 |
Family
ID=14059905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9263590A Expired - Lifetime JP2626148B2 (ja) | 1990-04-06 | 1990-04-06 | 半導体試験システム装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2626148B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5574383A (en) * | 1994-02-08 | 1996-11-12 | Sony Corporation | IC tester and measuring method |
-
1990
- 1990-04-06 JP JP9263590A patent/JP2626148B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5574383A (en) * | 1994-02-08 | 1996-11-12 | Sony Corporation | IC tester and measuring method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2626148B2 (ja) | 1997-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100295376B1 (ko) | 수직평면에유지도킹된집적회로내장웨이퍼용소형인터페이스를갖춘프로버및테스터 | |
| US8035406B2 (en) | Test head positioning system and method | |
| US6377062B1 (en) | Floating interface for integrated circuit test head | |
| US20030201764A1 (en) | Unified apparatus and method to assure probe card-to-wafer parallelism in semiconductor automatic wafer test, probe card measurement systems, and probe card manufacturing | |
| CN106847723A (zh) | 具有一探针装置的测试系统及转位机构 | |
| US20060255820A1 (en) | Self-aligning docking system for electronic device testing | |
| US6271658B1 (en) | Universal Docking System | |
| JP3215475B2 (ja) | プローブ装置 | |
| KR100995811B1 (ko) | 탐침의 미세 위치 조정이 가능한 프로브 유닛 | |
| US6853207B2 (en) | Method for evaluating contact pin integrity of electronic components having multiple contact pins | |
| JPH03290943A (ja) | 半導体試験システム装置 | |
| US6741072B2 (en) | Docking system for connecting a tester to a probe station using an A-type docking configuration | |
| KR102311432B1 (ko) | 전기 검사 장치 및 보유 지지 유닛 | |
| US6717432B2 (en) | Single axis manipulator with controlled compliance | |
| JP3169900B2 (ja) | プローバ | |
| JPS5819487Y2 (ja) | プロ−ブ接触機構 | |
| JP2965174B2 (ja) | 半導体素子検査装置 | |
| US20070213847A1 (en) | Apparatus for, and method of, positioning an interface unit of an automatic test system | |
| JP3614003B2 (ja) | プローブカードの位置決め機構 | |
| JP2004085238A (ja) | 半導体集積回路の接続機構 | |
| JPH0935792A (ja) | フレキシブル基板用クリップ装置 | |
| JPH0639450Y2 (ja) | Ｌｓｉテスタ | |
| JP3770051B2 (ja) | テストヘッド | |
| JPH1182450A (ja) | 連結装置および半導体検査用装置 | |
| JPH0441342Y2 (ja) |