JPH03289202A - 熱保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は熱保護回路に関し、たどえは半導体集積回路装
置における発熱や外部の異常な温度上昇の際に、その機
能を停止させる熱保護回路に関する。

従来の技術 従来、この種の熱保護回路は、第２図に示すような構成
であった。図において、１は基準電圧回路、２は温度検
出装置、３はヒステリシスコンパレータ、４は出力回路
、５は電源電圧端子、６は出力端子である。

以上のような構成要素よりなる従来例について、以下そ
の動作を説明する。

基準電圧回路１の電圧を、あらかじめ設定したい温度に
相当する電圧に抵抗で分割し、その電圧と、温度検出装
置２により検出した温度に相当する電圧とをヒステリシ
スコンパレータ３により比較し、その大小関係に応して
出力回路４からハイレベルまたはロウレベルの出力信号
を得ることができる。図では、常温ではハイレベルの出
力信号を得て、あらかじめ設定した温度以上になると、
ロウレベルの出力信号になるような構成である。

発明が解決しようとする課題 このような従来の構成では、基準電圧回路１には、温度
変化の少ないものが要求され、素子数が多くなる。また
、消費電流も、温度検出装置２や、基準電圧回路１を動
作させるために多くなり、半導体ＩＣ化を行なった場合
、ＩＣチップの占有面積も大きくなる等の欠点を有して
いた。

本発明は、このような従来の課題を解決するもので、回
路素子数を最小限にとどめるとともに、消費電力の低減
が可能な熱保護回路を提供することを目的とするもので
ある。

課題を解決するための手段 上記課題を解決するために、本発明の熱保護回路は異な
る電流密度で動作する電流ミラー対の第１゜第２のトラ
ンジスタに対して逆極性であって電流ミラー対をなす第
３と第４のトランジスタを、前記第１と第３のトランジ
スタのコレクタ同士を接続し、前記第２と第４のトラン
ジスタのそれぞれのコレクタ間に第１の抵抗を接続し、
前記第３゜第４のトランジスタと同極性であってコレク
タ接地された第５のトランジスタのベースは前記第１と
第３のトランジスタのコレクタ同士の接続点に、そのエ
ミッタは前記電流ミラー対の第３と第４のトランジスタ
のベースに接続され、前記第１の抵抗と第４のトランジ
スタのコレクタとの接続点には第６のトランジスタのベ
ースが接続され、そのエミッタと接地間には第２と第３
の抵抗が直列に接続されその中点にはエミッタ接地され
た第８と第９のトランジスタのベースが接続され、前記
第８のトランジスタのコレクタには前記第３．第４のト
ランジスタと同極性であってそれらとミラー結合した第
７のトランジスタのコレクタが接続され、前記第７と第
８のトランジスタのコレクタ同士の結合点と前記第１と
第３のトランジスタのコレクタ同士の結合点との間に一
方向にのみ電流を流す素子を接続し、前記第９のトラン
ジスタのコレクタを出力端子とした構成を有している。

作用 本発明は上記構成によって、第２と第３の抵抗の設定に
よって、出力トランジスタが低温ではオフ状態であるが
、ある温度でオン、すなわち熱保護状態となり、この状
態から少し温度が下がった点で再びオフとなって熱保護
状態が解除されるように作用するもので、最小限の素子
数による低消費電力の熱保護回路が実現できるものであ
る。

実施例 第１図は本発明の一実施例の熱保護回路の回路図であり
、以下本発明をこの実施例により詳しく述べる。

図示のようにトランジスタＱｌ、　Ｑ２．　Ｑ３゜Ｑ４
．Ｑ５、抵抗Ｒｏ　、　Ｒ＋はバンドギャップ方式と呼
ばれる基準電圧回路を構成している。この基準電圧Ｌｅ
ｆはエミッタホロワトランジスタＱ６を介し、抵抗Ｒ２
とＲ３で分割されて、トランジスタＱ８と出力トランジ
スタＱ９に供給される。トランジスタＱ８はトランジス
タＱ７のコレクタ電流を切換えて、ダイオード接続のト
ランジスタＱ＋ｏを通して基準電圧回路部の回路電流を
切換える。

なお、トランジスタＱ５は、ミラー結合しているトラン
ジスタＱ：ｌ、Ｑ４．Ｑ７の電流増幅率ｈＦＥを補償す
るためのものである。

以上のように構成された本発明の一実施例について、以
下その動作を説明する。

トランジスタＱ８がオフ状態のとき、同Ｑ８のベース電
圧ＶＢ（ＯＦＦ）は次式で表わされる。

ただし、ｋ；ボルツマン定数、ｑ、電子の電荷、Ｔ；接
合温度、ＩＥ２；トランジスタＱ２のエミッ少電流、Ｉ
ｓ６；トランジスタＱ６のエミ・ンタ電流、Ｒｏ、　Ｒ
１，Ｒ２，Ｒ３：抵抗ＲＯ，Ｒ１，Ｒ２，Ｒ３の各抵抗
値である。各トランジスタの特性はそろっており、ベー
ス電流は無視できるとし、トランジスタＱ１のエミッタ
面積はトランジスタＱ２の同面積の２倍、トランジスタ
Ｑ４の同面積はトランジスタＱ３の同面積の２倍とする
。

トランジスタＱ８がオン状態のとき、同Ｑ８のベース電
圧ＶＢ（ＯＮ）は次式で表わされる。

次にトランジスタＱ８および出力トランジスタＱ９がオ
ン状態になるベース電圧をそれぞれＶＢ８（ＯＮ）＋Ｖ
Ｂ９（（ＩＮ）とすると、次式で表わせる。

ただし、Ｉｓ；　）ランシスタのベース・エミッタ間の
逆バイアス時の飽和電流、ＩＯ；熱保護時割込み電流で
ある。

各抵抗値および電流値を適切に選ぶことにより、低温で
、 ＶＢ（ＯＦＦ）　＜　ＶＢ（ＯＮ）　＜　ＶＢ８（ＯＮ
）　＜　ＶＢ９（ＯＮ）とすると、トランジスタＱ８は
オフ状態となり、出力トランジスタＱ９はオフ状態にな
る。

次に高温になり、ＶＢ（ＯＦＦ）　＞　ＶＢ８（ＯＮＩ
となると、トランジスタＱ８はオフ状態からオン状態に
なる。このとき、トランジスタＱ７の電流はトランジス
タＱ８に流れるので、トランジスタＱ８のヘース電圧ハ
Ｖａ〈ｏＮ＋ｌ：：なる。ＶＢ（ＯＮ）　＞　ＶＢ９（
ＯＮ）とすることができ、出力トランジスタＱ９がオン
状態になり、熱保護状態となる。

ＶＢ＜０ＦＦ）　”　ＶＢ８（ＯＮ）となる接合温度を
熱保護動作温度ＴＣ（ＯＮＩとする。

次に熱保護状態から温度が下がり、ＶＢ（ＯＮ）＜ＶＢ
８（ＯＮ）となると、トランジスタＱ８はオン状態から
オフ状態になり、トランジスタＱ７の電流は再び、トラ
ンジスタＱ＋ｏを通して、基準電圧回路部に流れる。こ
のとき、トランジスタＱ８のベース電圧ハｖＢ（ＯＦＦ
　Ｉ　Ｉ’：なり、　ＶＢ（ＯＦＦ）＜　ＶＢ９（ＯＮ
）テあるから出力トランジスタＱ＋ｏはＯＦＦ状態にな
り、熱保ｉは解除される。ＶＢ（ＯＮ）　＝　ＶＢ８＜
ＯＮＩとなる接合温度を熱保護解除温度ＴＣ（ＯＦＦ）
とする。

ＴＣ（ＯＮＩ　、　ＴＣ（ＯＦＦ）は近似的に（５）式
、（６）式で表わされる。

ただし、Ｖ　ＢＨ３”　Ｖ　ＢＨ３。

ＶＢＥ８　ｌ　Ｔ　＝　ＴＣ（ＯＮ）　、　　ＶＢＥ８
　ｌ　Ｔ　＝　ＴＣ（ＯＦＦ）は接合温度がＴＣ（ＯＮ
）　Ｔｃ（，０ｒｐ）のそれぞれの温度でのトランジス
タＱ８のベース・エミッタ間電圧である。

なお、第１図の本発明の一実施例回路図では、起動回路
°を省略した。また、第１図の回路では、第２図の従来
例回路と比べて明らかなように、ヒステリシスコンパレ
ータが不要であり、回路構成上も簡素化できる。

また実施例の回路におけるトランジスタのＰＮＰ。

ＮＰＮ極性も例示と互に逆になってもよいが、その場合
でもＱ＋ｏの、一方向にのみ電流を流す素子の方向は現
状のままとする。またこの素子はダイオードでもよいし
、例示のようにトランジスタをダイオード接続にしても
よいし、また電流を一方向にのみ流す性質のあるどのよ
うｔ素子を用いてもよいものである。

発明の効果 本発明の回路構成によれば、ヒステリシスコンパレータ
がなくなり、大幅な消費電力の減少と回路素子数の削減
がてき、チップ占有面積も大幅に減少でき、半導体集積
回路に好適な熱保護回路か得られる。

【図面の簡単な説明】

第１図は本発明の一実施例の熱保護回路の回路図、第２
図は従来の熱保護回路の回路図である。 Ｑ＋・・・・・・第１のトランジスタ、Ｑ２・・・・・
・第２のトランジスタ、Ｑ３・・・・・・第３のトラン
ジスタ、Ｑ４・・・・・・第４のトランジスタ、Ｑ５・
・・・・・第５のトランジスタ、Ｑ６・・・・・・第６
のトランジスタ、Ｑ７・・・・・・第７のトランジスタ
、Ｑ８・・・・・・第８のトランジスタ、Ｑ９・・・・
・・第９のトランジスタ、Ｑ＋ｏ・・・・・・一方向に
のみ電流を流す素子、Ｒ１・・・・・・第１の抵抗、Ｒ
２・・・・・・第２の抵抗、Ｒ３・・・・・・第３の抵
抗、○Ｐ・・・・・・出力端子。

Claims (1)

【特許請求の範囲】
1. 異なる電流密度で動作する電流ミラー対の第１、第２の
   トランジスタに対して逆極性であって電流ミラー対をな
   す第３と第４のトランジスタを、前記第１と第３のトラ
   ンジスタのコレクタ同士を接続し、前記第２と第４のト
   ランジスタのそれぞれのコレクタ間に第１の抵抗を接続
   し、前記第３、第４のトランジスタと同極性であってコ
   レクタ接地された第５のトランジスタのベースは前記第
   １と第３のトランジスタのコレクタ同士の接続点に、そ
   のエミッタは前記電流ミラー対の第３と第４のトランジ
   スタのベースに接続され、前記第１の抵抗と第４のトラ
   ンジスタのコレクタとの接続点には第６のトランジスタ
   のベースが接続され、そのエミッタと接地間には第２と
   第３の抵抗が直列に接続されその中点にはエミッタ接地
   された第８と第９のトランジスタのベースが接続され、
   前記第８のトランジスタのコレクタには前記第３、第４
   のトランジスタと同極性であってそれらとミラー結合し
   た第７のトランジスタのコレクタが接続され、前記第７
   と第８のトランジスタのコレクタ同士の結合点から前記
   第１と第３のトランジスタのコレクタ同士の結合点への
   間に一方向にのみ電流を流す素子を接続し、前記第９の
   トランジスタのコレクタを出力端子とした熱保護回路。