JPH03288441A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03288441A JPH03288441A JP8973690A JP8973690A JPH03288441A JP H03288441 A JPH03288441 A JP H03288441A JP 8973690 A JP8973690 A JP 8973690A JP 8973690 A JP8973690 A JP 8973690A JP H03288441 A JPH03288441 A JP H03288441A
- Authority
- JP
- Japan
- Prior art keywords
- region
- parasitic
- stopper
- bias electrode
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 230000003071 parasitic effect Effects 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 210000000988 bone and bone Anatomy 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、詳しくは三重拡散構造の縦
型ＰＮＰ トランジスタを組込んだリニアｔＣなどの半
導体装置に関する。
型ＰＮＰ トランジスタを組込んだリニアｔＣなどの半
導体装置に関する。
リニアＩＣなどの半導体装置に組込まれたトランジスタ
には、ベース幅の制御が容易で周波数特性も良好な三重
拡散構造のものがある。
には、ベース幅の制御が容易で周波数特性も良好な三重
拡散構造のものがある。
この三重拡散構造の縦型ＰＮＰトランジスタを組込んだ
半導体装置の従来例を第５図及び第６図に示し説明する
。
半導体装置の従来例を第５図及び第６図に示し説明する
。
同図において、（１）は半導体基板で、Ｐ型のサブスト
レート（２）上にＮ−型のエピタキシャル層（３）を成
長させたものである。（４）は上記半導体基板（１）の
サブストレート（２）とエピタキシャル層（３）間に形
成したＮ゛型の埋込層、（５）は上記エピタキシャル層
（３）の埋込層（４）上に形成したＰ゛の埋込層、（６
）はエピタキシャル層（３〉の埋込層（５）上に不純物
拡散して形成されたＰ型のコレクタ領域、（７）は上記
コレクタ領域（６）内に不純物拡散して形成されたＮ型
のベース領域、（８）は上記ベース領域（７）内に不純
物拡散して形成されたＰ型のエミッタ領域である。（９
）は上記コレクタ領域（６）、ベース領域（７）及びエ
ミッタ領域（８）からなる縦型ＰＮＰ ）ランジスタ（
１０）の外周に形成されたＰ型のアイソレーション領域
、（１１）は上記アイソレーション領域（９）の内側で
トランジスタ（１０）を囲繞する部位に形成されたＮ゛
型の寄生ストッパ領域で、この高濃度層を介在させるこ
とによりコレクタ領域（６）、エピタキシャル層（３）
及びアイソレーション領域（９）からなるＰＮＰ構造の
寄生トランジスタが形成されることを抑制している。（
１２）は半導体基板（１）の表面に形成された酸化絶縁
膜、（１３） （１４）は酸化絶縁膜（１２）のベー
ス領域（７）及びエミッタ領域（８）と対応する部位を
窓明けし、その開口部にＡｌ蒸着などにより被着形成し
たベース電極及びエミッタ電極、（１５）は酸化絶縁膜
（１２）のコレクタ領域（６）及び寄生ストッパ領域（
１１）と対応する部位を窓明けし、両開口部に跨がって
Ａｆｆｉ蒸着などにより被着形成したバイアス電極であ
る。
レート（２）上にＮ−型のエピタキシャル層（３）を成
長させたものである。（４）は上記半導体基板（１）の
サブストレート（２）とエピタキシャル層（３）間に形
成したＮ゛型の埋込層、（５）は上記エピタキシャル層
（３）の埋込層（４）上に形成したＰ゛の埋込層、（６
）はエピタキシャル層（３〉の埋込層（５）上に不純物
拡散して形成されたＰ型のコレクタ領域、（７）は上記
コレクタ領域（６）内に不純物拡散して形成されたＮ型
のベース領域、（８）は上記ベース領域（７）内に不純
物拡散して形成されたＰ型のエミッタ領域である。（９
）は上記コレクタ領域（６）、ベース領域（７）及びエ
ミッタ領域（８）からなる縦型ＰＮＰ ）ランジスタ（
１０）の外周に形成されたＰ型のアイソレーション領域
、（１１）は上記アイソレーション領域（９）の内側で
トランジスタ（１０）を囲繞する部位に形成されたＮ゛
型の寄生ストッパ領域で、この高濃度層を介在させるこ
とによりコレクタ領域（６）、エピタキシャル層（３）
及びアイソレーション領域（９）からなるＰＮＰ構造の
寄生トランジスタが形成されることを抑制している。（
１２）は半導体基板（１）の表面に形成された酸化絶縁
膜、（１３） （１４）は酸化絶縁膜（１２）のベー
ス領域（７）及びエミッタ領域（８）と対応する部位を
窓明けし、その開口部にＡｌ蒸着などにより被着形成し
たベース電極及びエミッタ電極、（１５）は酸化絶縁膜
（１２）のコレクタ領域（６）及び寄生ストッパ領域（
１１）と対応する部位を窓明けし、両開口部に跨がって
Ａｆｆｉ蒸着などにより被着形成したバイアス電極であ
る。
上記バイアス電極（１５）について具体的に説明する。
寄生ストッパ領域（１１）は高電位のコレクタ領域（６
）とバイアス接続されてコレクタ領域（６）と同電位の
高電位に引上げられる。この寄生ストッパ領域（１１）
とコレクタ領域（６）との電気的な接続は、第５図に示
すように半導体基板（１）表面の酸化絶縁膜（１２）
（第５図では図示省略）のコレクタ領域（６）と対応
する一部に接合部（ａ）（図示斜線部分）を形成し、一
方、寄生ストッパ領域（１１）と対応する上記接合部（
ａ）の近傍部位にバイアス電極（１５）との接合部（ｂ
）（図中斜線部分）を形成し、この再接合部（ａ）（ｂ
）に跨がってＡｆｆｉ蒸着などによりバイアス電極（１
５）を被着することにより行われる。
）とバイアス接続されてコレクタ領域（６）と同電位の
高電位に引上げられる。この寄生ストッパ領域（１１）
とコレクタ領域（６）との電気的な接続は、第５図に示
すように半導体基板（１）表面の酸化絶縁膜（１２）
（第５図では図示省略）のコレクタ領域（６）と対応
する一部に接合部（ａ）（図示斜線部分）を形成し、一
方、寄生ストッパ領域（１１）と対応する上記接合部（
ａ）の近傍部位にバイアス電極（１５）との接合部（ｂ
）（図中斜線部分）を形成し、この再接合部（ａ）（ｂ
）に跨がってＡｆｆｉ蒸着などによりバイアス電極（１
５）を被着することにより行われる。
ところで、前述した半導体装置では、寄生トランジスタ
の形成を可及的に抑制するために高濃度の寄生ストッパ
領域（１１）をトランジスタ（１０）の外周でアイソレ
ーション領域（９）の内側に設けている。しかしながら
、コレクタ領域（６）の接合部（ａ）を介して電気的に
接続される寄生ストッパ領域（１１）の接合部（ｂ）が
上記接合部（ａ）の近傍位置にあってその接合部面積が
小さく寄生ストッパ領域（１１）の一部分だけにもうけ
られていたため、次のような問題点があった。即ち、第
５図に示すように、寄生ストッパ領域（１１）のバイア
ス電極（１５）との接合部（ｂ）から最も離隔した最遠
部（ｐ）では、寄生ストッパ領域（１１）自体の抵抗分
により上記接合部（ａ）と電位差が生して寄生トランジ
スタが形成され易く、サブストレート（２）に漏れ電流
が流れ易くなり、寄生トランジスタの制御効果に改善の
余地が有るという問題があった。
の形成を可及的に抑制するために高濃度の寄生ストッパ
領域（１１）をトランジスタ（１０）の外周でアイソレ
ーション領域（９）の内側に設けている。しかしながら
、コレクタ領域（６）の接合部（ａ）を介して電気的に
接続される寄生ストッパ領域（１１）の接合部（ｂ）が
上記接合部（ａ）の近傍位置にあってその接合部面積が
小さく寄生ストッパ領域（１１）の一部分だけにもうけ
られていたため、次のような問題点があった。即ち、第
５図に示すように、寄生ストッパ領域（１１）のバイア
ス電極（１５）との接合部（ｂ）から最も離隔した最遠
部（ｐ）では、寄生ストッパ領域（１１）自体の抵抗分
により上記接合部（ａ）と電位差が生して寄生トランジ
スタが形成され易く、サブストレート（２）に漏れ電流
が流れ易くなり、寄生トランジスタの制御効果に改善の
余地が有るという問題があった。
そこで、本発明は上記問題点に鑑みて提案されたもので
、その目的とするところは簡便な手段により寄生トラン
ジスタの形成を可及的に抑制し得る半導体装置を提供す
ることにある。
、その目的とするところは簡便な手段により寄生トラン
ジスタの形成を可及的に抑制し得る半導体装置を提供す
ることにある。
本発明における上記目的を達成するための技術的手段は
、半導体基板に不純物を選択的に拡散してコレクタ、ベ
ース及びエミッタ領域を形成した三重拡散構造のトラン
ジスタの外周にアイソレーション領域を設け、このアイ
ソレーション領域の内側で上記トランジスタを囲繞する
部位に寄生トランジスタの形成を抑制する寄生ストッパ
領域を設けたものであって、上記コレクタ、ベース或い
はエミッタ領域のうち、高電位に設定された領域とバイ
アス電極で同電位に接続した寄生ス） ｙパ領域のバイ
アス電極との接合部を寄生ストッパ領域に沿って延在さ
せてバイアス電極との接合部面積を大きくしたことであ
る。
、半導体基板に不純物を選択的に拡散してコレクタ、ベ
ース及びエミッタ領域を形成した三重拡散構造のトラン
ジスタの外周にアイソレーション領域を設け、このアイ
ソレーション領域の内側で上記トランジスタを囲繞する
部位に寄生トランジスタの形成を抑制する寄生ストッパ
領域を設けたものであって、上記コレクタ、ベース或い
はエミッタ領域のうち、高電位に設定された領域とバイ
アス電極で同電位に接続した寄生ス） ｙパ領域のバイ
アス電極との接合部を寄生ストッパ領域に沿って延在さ
せてバイアス電極との接合部面積を大きくしたことであ
る。
本発明に係る半導体装置では、高電位にある領域と同電
位の寄生ストッパ領域のバイアス電極との接合部面積を
大きくし、寄生ストッパ領域に沿って延在させたことに
より、寄生ストッパ領域の、高電位電極との接合部から
最も離隔した最遠部を含む各部で、上記高電位電極との
接合部との間での寄生ストッパ領域の抵抗分により生ず
る電位差を小さくすることができて漏れ電流が流れにく
くなり、寄生トランジスタの形成阻止が容易に実現でき
る。
位の寄生ストッパ領域のバイアス電極との接合部面積を
大きくし、寄生ストッパ領域に沿って延在させたことに
より、寄生ストッパ領域の、高電位電極との接合部から
最も離隔した最遠部を含む各部で、上記高電位電極との
接合部との間での寄生ストッパ領域の抵抗分により生ず
る電位差を小さくすることができて漏れ電流が流れにく
くなり、寄生トランジスタの形成阻止が容易に実現でき
る。
本発明に係る半導体装置の実施例を第１図乃至第４図を
参照しながら説明する。
参照しながら説明する。
第１図及び第２図に示す一実施例の半導体装置において
、（２１）は半導体基板で、Ｐ型のサブストレー） （
２２）上にＮ−型のエピタキシャル層（２３）を族長さ
せたものである。 （２４）は上記半導体基板（２１
）のサブストレー） （２２）とエピタキシャルＪｉ！
（２３）間に形成したＮ′″型の埋込層、（２５）は
上記エピタキシャル層（２３）の埋込層（２４）上に形
成したＰ゛型の埋込層で、例えば１Ｘ１０”ａｔｏｍｓ
／ｃｄの不純物濃度を有する。 （２６）はエピタキ
シャル層（２３〉の埋込層（２５）上に不純物拡散して
形成されたＰ型のコレクタ領域で、例えばＩ ＸＩＯ”
〜Ｉ ＸＩＯ”ａｔｏｍｓ／ｃｊの不純物濃度を有する
。（２７）は上記コレクタ領域（２６）内に不純物拡散
して形成されたＮ型のベース領域で、例えばＩ ＸＩＯ
”ａｔｏｍｓ／ｃｄの不純物濃度を有する。
、（２１）は半導体基板で、Ｐ型のサブストレー） （
２２）上にＮ−型のエピタキシャル層（２３）を族長さ
せたものである。 （２４）は上記半導体基板（２１
）のサブストレー） （２２）とエピタキシャルＪｉ！
（２３）間に形成したＮ′″型の埋込層、（２５）は
上記エピタキシャル層（２３）の埋込層（２４）上に形
成したＰ゛型の埋込層で、例えば１Ｘ１０”ａｔｏｍｓ
／ｃｄの不純物濃度を有する。 （２６）はエピタキ
シャル層（２３〉の埋込層（２５）上に不純物拡散して
形成されたＰ型のコレクタ領域で、例えばＩ ＸＩＯ”
〜Ｉ ＸＩＯ”ａｔｏｍｓ／ｃｊの不純物濃度を有する
。（２７）は上記コレクタ領域（２６）内に不純物拡散
して形成されたＮ型のベース領域で、例えばＩ ＸＩＯ
”ａｔｏｍｓ／ｃｄの不純物濃度を有する。
（２８）は上記ベース領域（２７）内に不純物拡散して
形成されたＰ型のエミッタ領域で、例えば１×ＩＱ”ａ
ｔｏｍｓ／ｃｍの不純物濃度を有する。（２９）は上記
コレクタ領域（２６） 、ベース領域（２７）及びエミ
ッタ領域（２８）からなる縦型ＰＮＰトランジスタ（３
０）の外周に形成されたＰ型のアイソレーション領域、
（３１）は上記アイソレーション領域（２９）の内側で
トランジスタ（３０）を囲繞する部位に形成されたＮ゛
型の寄生ストッパ領域で、例えばｌ ｘｌＱＩ６〜Ｉ
ＸＩＯ”ａｔｏｍｓ／ｃｊの不純物濃度を有する高濃度
層を介在させることによりコレクタ領域（２Ｇ）、エピ
タキシャル層（２３）及びアイソレーション領域（２９
）からなるＰＮＰ構造の寄生トランジスタが形成される
ことを抑制している。
形成されたＰ型のエミッタ領域で、例えば１×ＩＱ”ａ
ｔｏｍｓ／ｃｍの不純物濃度を有する。（２９）は上記
コレクタ領域（２６） 、ベース領域（２７）及びエミ
ッタ領域（２８）からなる縦型ＰＮＰトランジスタ（３
０）の外周に形成されたＰ型のアイソレーション領域、
（３１）は上記アイソレーション領域（２９）の内側で
トランジスタ（３０）を囲繞する部位に形成されたＮ゛
型の寄生ストッパ領域で、例えばｌ ｘｌＱＩ６〜Ｉ
ＸＩＯ”ａｔｏｍｓ／ｃｊの不純物濃度を有する高濃度
層を介在させることによりコレクタ領域（２Ｇ）、エピ
タキシャル層（２３）及びアイソレーション領域（２９
）からなるＰＮＰ構造の寄生トランジスタが形成される
ことを抑制している。
（３２）は半導体基板（２１）の表面に形成された酸化
絶縁膜、（３３） （３４）は酸化絶縁１！ （３２
）のベース領域（２７）及びエミッタ領域（２８）と対
応する部位を窓明けし、その接合部にＡｌ蒸着などによ
り被着形成したベース電極及びエミッタ電極、（３５）
は酸化絶縁膜（３２）のコレクタ領域（２６）及び寄生
ストッパ領域（３１）と対応する部位を窓明けし、再接
合部に跨がってＡｌ蒸着などにより被着形成したバイア
ス電極である。
絶縁膜、（３３） （３４）は酸化絶縁１！ （３２
）のベース領域（２７）及びエミッタ領域（２８）と対
応する部位を窓明けし、その接合部にＡｌ蒸着などによ
り被着形成したベース電極及びエミッタ電極、（３５）
は酸化絶縁膜（３２）のコレクタ領域（２６）及び寄生
ストッパ領域（３１）と対応する部位を窓明けし、再接
合部に跨がってＡｌ蒸着などにより被着形成したバイア
ス電極である。
本発明の特徴は上記寄生ストッパ領域（３１）のバイア
ス電極（３５）の引出し構造にある。即ち、コレクタ領
域（２６）とバイアス接続されてそのコレクタ領域（２
６）と同電位の高電位に引上げられて寄生ストッパ領域
（３工）の、上記コレクタ領域（２６）との霊気的な接
続は、第１図に示すように半導体基板（２１）表面の酸
化絶縁膜（３２） （第１図では図示省略）のコレク
タ領域（２６）と対応する一部に形成した接合部（ａ）
（図中斜線部分）に対して、上記酸化絶縁膜（３２）の
寄生ストッパ領域（３１）と対応する全周部位に亘って
バイアス電極（３５）との接合部（Ｃ）（図中斜線部分
）を形成し、この再接合部（ａ）（ｃ）を塞ぐと共に再
接合部（ａ）（ｃ）に跨がるＡｌ蒸着などによりバイア
ス電極（３５）を被着することにより行われる。
ス電極（３５）の引出し構造にある。即ち、コレクタ領
域（２６）とバイアス接続されてそのコレクタ領域（２
６）と同電位の高電位に引上げられて寄生ストッパ領域
（３工）の、上記コレクタ領域（２６）との霊気的な接
続は、第１図に示すように半導体基板（２１）表面の酸
化絶縁膜（３２） （第１図では図示省略）のコレク
タ領域（２６）と対応する一部に形成した接合部（ａ）
（図中斜線部分）に対して、上記酸化絶縁膜（３２）の
寄生ストッパ領域（３１）と対応する全周部位に亘って
バイアス電極（３５）との接合部（Ｃ）（図中斜線部分
）を形成し、この再接合部（ａ）（ｃ）を塞ぐと共に再
接合部（ａ）（ｃ）に跨がるＡｌ蒸着などによりバイア
ス電極（３５）を被着することにより行われる。
このように、全周に亘る接合部（ｃ）の形成により、寄
生ストッパ領域（３１）とバイアス電極（３５）との接
合部面積が増大することから、接合部（ａ）から最も離
隔した最遠部（ｐ）を含む各部では寄生ストッパ領域（
３１）自体の抵抗骨が可及的に小さくなり、上記接合部
（ａ）との電位差を減少させることができて寄生トラン
ジスタが形成され難くなり、サブストレート（２２）に
漏れ電流も流れ難くなる。本出願人による実験結果によ
れば、バイアス電極（３５）との接合部（ｃ）を寄生ス
トッパ領域（３１）の全周に亘って形成した場合、接合
部（ａ）から最遠部（ｐ）までの抵抗値が、従来品で３
７８Ωあったのに対し、本発明品では２５Ω程度まで減
少し、その結果、サブストレート（２２）への漏れ電流
が、従来品では１５ｍＡあったのに対し、本発明品では
０．１ｍＡまで小さくなった。
生ストッパ領域（３１）とバイアス電極（３５）との接
合部面積が増大することから、接合部（ａ）から最も離
隔した最遠部（ｐ）を含む各部では寄生ストッパ領域（
３１）自体の抵抗骨が可及的に小さくなり、上記接合部
（ａ）との電位差を減少させることができて寄生トラン
ジスタが形成され難くなり、サブストレート（２２）に
漏れ電流も流れ難くなる。本出願人による実験結果によ
れば、バイアス電極（３５）との接合部（ｃ）を寄生ス
トッパ領域（３１）の全周に亘って形成した場合、接合
部（ａ）から最遠部（ｐ）までの抵抗値が、従来品で３
７８Ωあったのに対し、本発明品では２５Ω程度まで減
少し、その結果、サブストレート（２２）への漏れ電流
が、従来品では１５ｍＡあったのに対し、本発明品では
０．１ｍＡまで小さくなった。
上述した実施例のように高電位電極がコレクタ電極であ
り、寄生ストッパ領域（３１）を上記コレクタ領域（２
６）とバイアス接続して同電位に設定する場合には、第
３図及び第４図に示す変形例のような構造にすることも
可能である。即ち、同図に示すように寄生ストッパ領域
（３Ｆ）をトランジスタ（３０）のコレクタ領域（２６
）に接合させるように形成し、酸化絶縁膜（３２）
（第２図参照）を介在させることなくバイアス電極（３
５”）を全周に亘って被着させることができ、寄生スト
ッパ領域（３１’）の外形寸法を小さくでき、接合部（
ａ）から最遠部（ｐ）までの距離、換言すれば抵抗値が
より一層小さくなって、サブストレート（２２）への漏
れ電流が大幅に減少すると共に、アイソレーション領域
（２９）で囲まれた面積の縮小化ができ半導体装置の集
積度も上げられる。
り、寄生ストッパ領域（３１）を上記コレクタ領域（２
６）とバイアス接続して同電位に設定する場合には、第
３図及び第４図に示す変形例のような構造にすることも
可能である。即ち、同図に示すように寄生ストッパ領域
（３Ｆ）をトランジスタ（３０）のコレクタ領域（２６
）に接合させるように形成し、酸化絶縁膜（３２）
（第２図参照）を介在させることなくバイアス電極（３
５”）を全周に亘って被着させることができ、寄生スト
ッパ領域（３１’）の外形寸法を小さくでき、接合部（
ａ）から最遠部（ｐ）までの距離、換言すれば抵抗値が
より一層小さくなって、サブストレート（２２）への漏
れ電流が大幅に減少すると共に、アイソレーション領域
（２９）で囲まれた面積の縮小化ができ半導体装置の集
積度も上げられる。
尚、上記実施例では寄生ストッパ領域とバイアス電極と
の接合部を寄生ストッパ領域の全周に亘って形成したが
、本発明はこれに限定されることなく、必ずしも全周で
なくても部分的に延在するようにしてもよい。
の接合部を寄生ストッパ領域の全周に亘って形成したが
、本発明はこれに限定されることなく、必ずしも全周で
なくても部分的に延在するようにしてもよい。
また、本発明はＰＮＰ型トランジスタ以外にもＮＰＮ型
トランジスタについても適用可能であるのは勿論である
。また、寄生ストッパ領域は、図示するようにコレクタ
領域に接続することに限定されず、最も高電位の領域に
接続すると寄生トランジスタの制御効果が大きい。
トランジスタについても適用可能であるのは勿論である
。また、寄生ストッパ領域は、図示するようにコレクタ
領域に接続することに限定されず、最も高電位の領域に
接続すると寄生トランジスタの制御効果が大きい。
本発明に係る半導体装置によれば、コレクタ、ベース或
いはエミッタ領域のうち、高電位に設定された領域とバ
イアス電極により同電位に接続した寄生ストッパ領域の
バイアス電極との接合部面積を大きくしたことにより、
寄生トランジスタの形成を可及的に抑制して漏れ電流を
大幅に減少させることができ、信頼性の高い良品質の半
導体装置を提供できる。
いはエミッタ領域のうち、高電位に設定された領域とバ
イアス電極により同電位に接続した寄生ストッパ領域の
バイアス電極との接合部面積を大きくしたことにより、
寄生トランジスタの形成を可及的に抑制して漏れ電流を
大幅に減少させることができ、信頼性の高い良品質の半
導体装置を提供できる。
第１図は本発明に係る半導体装置の一実施例を示す平面
図、第２図は第１図のＡ−Ａ線に沿う拡大断面図、第３
図は本発明の変形例を示す平面図、第４図は第３図のＢ
−Ｂ線に沿う拡大断面図である。 第５図は半導体装置の従来例を示す平面図、第６図は第
５図のＣ−Ｃ線に沿う拡大断面図である。 （２１） （２７） （２９） （３０） （３１） （３５） （Ｃ） −・半導体基板、 （２６）−コレクタ領域、・−ベ
ース領域、 （２８）・−エミッタ領域、・−・・ア
イソレーション領域、 −・・トランジスタ、 （３１’） −寄生ストッパ領域、 （３５°）−・−バイアス電極、 一バイアス！極との接合部。 第３図
図、第２図は第１図のＡ−Ａ線に沿う拡大断面図、第３
図は本発明の変形例を示す平面図、第４図は第３図のＢ
−Ｂ線に沿う拡大断面図である。 第５図は半導体装置の従来例を示す平面図、第６図は第
５図のＣ−Ｃ線に沿う拡大断面図である。 （２１） （２７） （２９） （３０） （３１） （３５） （Ｃ） −・半導体基板、 （２６）−コレクタ領域、・−ベ
ース領域、 （２８）・−エミッタ領域、・−・・ア
イソレーション領域、 −・・トランジスタ、 （３１’） −寄生ストッパ領域、 （３５°）−・−バイアス電極、 一バイアス！極との接合部。 第３図
Claims (1)
- 【特許請求の範囲】 半導体基板に不純物を選択的に拡散してコレクタ、ベ
ース及びエミッタ領域を形成した三重拡散構造のトラン
ジスタの外周にアイソレーション領域を設け、このアイ
ソレーション領域の内側で上記トランジスタを囲繞する
部位に寄生トランジスタの形成を抑制する寄生ストッパ
領域を設けたものであって、 上記コレクタ、ベース或いはエミッタ領域のうち、高電
位に設定された領域とバイアス電極により同電位に接続
した寄生ストッパ領域のバイアス電極との接合部を寄生
ストッパ領域に沿って延在させてその接合部面積を大き
くしたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2089736A JPH088262B2 (ja) | 1990-04-03 | 1990-04-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2089736A JPH088262B2 (ja) | 1990-04-03 | 1990-04-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03288441A true JPH03288441A (ja) | 1991-12-18 |
| JPH088262B2 JPH088262B2 (ja) | 1996-01-29 |
Family
ID=13979052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2089736A Expired - Lifetime JPH088262B2 (ja) | 1990-04-03 | 1990-04-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088262B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8730471B2 (en) | 2009-02-26 | 2014-05-20 | Hitachi, Ltd. | DUV-UV band spectroscopic optical system and spectrometer using same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51139282A (en) * | 1975-05-28 | 1976-12-01 | Hitachi Ltd | Semi-conductor device |
| JPS6151842A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Ltd | 半導体装置 |
| JPH0236558A (ja) * | 1988-07-27 | 1990-02-06 | Hitachi Ltd | 半導体装置 |
-
1990
- 1990-04-03 JP JP2089736A patent/JPH088262B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51139282A (en) * | 1975-05-28 | 1976-12-01 | Hitachi Ltd | Semi-conductor device |
| JPS6151842A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Ltd | 半導体装置 |
| JPH0236558A (ja) * | 1988-07-27 | 1990-02-06 | Hitachi Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8730471B2 (en) | 2009-02-26 | 2014-05-20 | Hitachi, Ltd. | DUV-UV band spectroscopic optical system and spectrometer using same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH088262B2 (ja) | 1996-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03288441A (ja) | 半導体装置 | |
| JPH02130868A (ja) | 半導体装置 | |
| JPS59169177A (ja) | 半導体装置 | |
| EP0881688A1 (en) | PNP lateral bipolar electronic device | |
| JP2605753B2 (ja) | 縦形バイポーラトランジスタ | |
| JP3256643B2 (ja) | 半導体装置 | |
| JPS61150383A (ja) | 半導体装置 | |
| JP2678081B2 (ja) | 半導体集積回路装置 | |
| JPS62104068A (ja) | 半導体集積回路装置 | |
| JPH04147628A (ja) | 横型トランジスタ | |
| JPH04263470A (ja) | トランジスタ基板構造 | |
| JPH04152533A (ja) | 半導体装置 | |
| JP2845469B2 (ja) | 半導体装置 | |
| JPS60245248A (ja) | 半導体集積回路 | |
| JPS6377145A (ja) | 半導体集積回路 | |
| JPH06104270A (ja) | 半導体装置 | |
| JPH10189786A (ja) | 半導体集積回路装置 | |
| JPS62160761A (ja) | 半導体装置 | |
| JPH11330083A (ja) | ラテラルバイポーラトランジスタ | |
| JPS61285748A (ja) | 半導体装置の製造方法 | |
| JPS63219163A (ja) | 半導体集積回路 | |
| JPS6214949B2 (ja) | ||
| JPH0547780A (ja) | 半導体装置 | |
| JPH05136389A (ja) | ホトセンサ及びその製造方法 | |
| JPS62208671A (ja) | ヘテロ接合横型バイポ−ラ・トランジスタ装置とその製造方法 |