JPH03286268A - 二値ディザー画像の多値画像変換回路 - Google Patents
二値ディザー画像の多値画像変換回路Info
- Publication number
- JPH03286268A JPH03286268A JP2222347A JP22234790A JPH03286268A JP H03286268 A JPH03286268 A JP H03286268A JP 2222347 A JP2222347 A JP 2222347A JP 22234790 A JP22234790 A JP 22234790A JP H03286268 A JPH03286268 A JP H03286268A
- Authority
- JP
- Japan
- Prior art keywords
- connection strength
- value
- bit
- counter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 15
- 210000000225 synapse Anatomy 0.000 claims description 28
- 210000002569 neuron Anatomy 0.000 claims description 8
- 230000005281 excited state Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000005283 ground state Effects 0.000 claims description 3
- 230000001537 neural effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 10
- 238000012546 transfer Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 3
- 238000013528 artificial neural network Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40087—Multi-toning, i.e. converting a continuous-tone signal for reproduction with more than two discrete brightnesses or optical densities, e.g. dots of grey and black inks on white paper
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Theoretical Computer Science (AREA)
- Neurology (AREA)
- Computational Linguistics (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Discrete Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は二値ディザ−画像を多値画像に変換する回路に
関するものである。
関するものである。
近年、ＣＣＩＴＴ及び１５０で推進されつつある停止画
像符号化の国際標準化において、段階的転送が義務とな
っている。従来、多値画像の段階的転送を実現する方法
として、例えば、日本昭和６２年、電子情報通信学会誌
に金、加藤、安田などが発表した“多値画像の二値推定
を利用した中間調画像の段階的転送”という論文が紹介
されている。この方法は原画像をディザ−（ｄ ｉ ｔ
ｈｅｒ ）処理してディザ−画像を得て、このディザ−
画像は少ない情報量で多値画像の製造情報をある程度保
有しているので、ディザ−画像内の製造情報から原画像
に近い多値画像推定をすることにより多値画像の段階的
転送を実現する方法である。
像符号化の国際標準化において、段階的転送が義務とな
っている。従来、多値画像の段階的転送を実現する方法
として、例えば、日本昭和６２年、電子情報通信学会誌
に金、加藤、安田などが発表した“多値画像の二値推定
を利用した中間調画像の段階的転送”という論文が紹介
されている。この方法は原画像をディザ−（ｄ ｉ ｔ
ｈｅｒ ）処理してディザ−画像を得て、このディザ−
画像は少ない情報量で多値画像の製造情報をある程度保
有しているので、ディザ−画像内の製造情報から原画像
に近い多値画像推定をすることにより多値画像の段階的
転送を実現する方法である。
具体的には、第１図に示すように、原画像にディザ−処
理を施して、ディザ−画像に変換して送信側から受信側
へ転送する。同時にこのディザ−画像を多値画像に変換
し、原画像との差分を求めて、この差分をコード化し、
受信側へ転送する。
理を施して、ディザ−画像に変換して送信側から受信側
へ転送する。同時にこのディザ−画像を多値画像に変換
し、原画像との差分を求めて、この差分をコード化し、
受信側へ転送する。
受信側では、送信側と同一のアルゴリズムを用いて、デ
ィザ−画像を原画像に近い多値画像に変換し、更に、こ
の多値ｍ倣と転送されてきた差分成分との和を求めて原
画像を再生することができる。
ィザ−画像を原画像に近い多値画像に変換し、更に、こ
の多値ｍ倣と転送されてきた差分成分との和を求めて原
画像を再生することができる。
しかしながら、従来の方法によれば、二値画像を原画像
に近い多値画像に変換する際に、ソフトウェアで処理し
ているため、処理に時間がかかるという問題点があった
。
に近い多値画像に変換する際に、ソフトウェアで処理し
ているため、処理に時間がかかるという問題点があった
。
本発明は上記に鑑みてなされたものであって、二値画像
から多値画像への変換を高速に行えることを目的とする
。
から多値画像への変換を高速に行えることを目的とする
。
本発明は上記の目的を達成するために、３×３ウィンド
ーの九つのディザ−画素中中心画素の値が１の場合四つ
の１を、４方画素の値が１の場合には二つの１を、８方
画素の値が１の場合には一つの１を入力して１の個数を
カウントしそのカウント値を５ピントの２進数に出力す
るカウンタと、カウンタのＭＳＢを除いた残りの４ビッ
トを上位４ビットに入力し００００にセントされた下位
４ビットと結合して出力する８ビットレジスタと、レジ
スタの８ビット出力と前記カウンタのＭＳＢと論理和を
求め、前記中心画素の多値として供給するための八つの
ＯＲゲートとを備えた二値ディザ−画像の多値画像変換
回路を提供するものである。
ーの九つのディザ−画素中中心画素の値が１の場合四つ
の１を、４方画素の値が１の場合には二つの１を、８方
画素の値が１の場合には一つの１を入力して１の個数を
カウントしそのカウント値を５ピントの２進数に出力す
るカウンタと、カウンタのＭＳＢを除いた残りの４ビッ
トを上位４ビットに入力し００００にセントされた下位
４ビットと結合して出力する８ビットレジスタと、レジ
スタの８ビット出力と前記カウンタのＭＳＢと論理和を
求め、前記中心画素の多値として供給するための八つの
ＯＲゲートとを備えた二値ディザ−画像の多値画像変換
回路を提供するものである。
ここで、カウンタは神経回路網概念を利用してＰＭＯ３
及びＮＭＯ３より構成されることを特徴とする。
及びＮＭＯ３より構成されることを特徴とする。
また、前記カウンタは、複数のコラムライン（Ｃｏｌｕ
ｍｎ １ｉｎｅ）と複数の第１ローラインの各交差部か
ら前記コラムラインに１が入力される時単位連結強度に
第２電源電圧を前記第１ローラインに結合するための入
力シナプス（ｓｙｎａｐｓｅ）群と、前記各第１ローラ
インを前記コラムライン数の倍数の連結強度に前記各第
１ローラインを第１電源電圧にバイアスさせるための第
１バイアスシナプス群と、複数の出力フィードバックラ
インと複数の第２ローラインの各交差部から前記出力フ
ィードバックラインに１が加わる時、上位出力ビットの
加重値の連結強度で各下位ビットの第２ローラインに第
２［源電圧を結合するためのフィードバックシナプス群
と、前記複数の第２ローライン中最下位ビットラインは
前記第１バイアスシナプスの連結強度から０．５を引い
た連結強度で、残りのラインには各下位ビットラインの
連結強度からそのビットの加重値を引いた連結強度に第
１電源電圧でバイアスさせるための第２バイアスシナプ
ス群と、前記第１ローラインに結合される第１１電源電
圧の連結強度と第２ｉｉ源電圧の連結強度の差と、前記
第２ローラインに結合される第１電源電圧の連結強度と
第２電源電圧の連結強度との差を比較して前者の値が大
きい場合には励起状態を、後者の値が大きい場合には基
底状態を出力するための神経単位（ｎｅｕｒｏｎ）群と
、該各神経単位の出力を変転させ前記フィードバックラ
イン及び出力端子に供給するためのインバータ群とを備
えていることが望ましい。
ｍｎ １ｉｎｅ）と複数の第１ローラインの各交差部か
ら前記コラムラインに１が入力される時単位連結強度に
第２電源電圧を前記第１ローラインに結合するための入
力シナプス（ｓｙｎａｐｓｅ）群と、前記各第１ローラ
インを前記コラムライン数の倍数の連結強度に前記各第
１ローラインを第１電源電圧にバイアスさせるための第
１バイアスシナプス群と、複数の出力フィードバックラ
インと複数の第２ローラインの各交差部から前記出力フ
ィードバックラインに１が加わる時、上位出力ビットの
加重値の連結強度で各下位ビットの第２ローラインに第
２［源電圧を結合するためのフィードバックシナプス群
と、前記複数の第２ローライン中最下位ビットラインは
前記第１バイアスシナプスの連結強度から０．５を引い
た連結強度で、残りのラインには各下位ビットラインの
連結強度からそのビットの加重値を引いた連結強度に第
１電源電圧でバイアスさせるための第２バイアスシナプ
ス群と、前記第１ローラインに結合される第１１電源電
圧の連結強度と第２ｉｉ源電圧の連結強度の差と、前記
第２ローラインに結合される第１電源電圧の連結強度と
第２電源電圧の連結強度との差を比較して前者の値が大
きい場合には励起状態を、後者の値が大きい場合には基
底状態を出力するための神経単位（ｎｅｕｒｏｎ）群と
、該各神経単位の出力を変転させ前記フィードバックラ
イン及び出力端子に供給するためのインバータ群とを備
えていることが望ましい。
また、前記入力シナプスの連結強度は、ＭＯＳトランジ
スタの幾何学的形状比（チャンネル幅（Ｗ）／チャンネ
ル長さ（Ｌ））に基づいて設定されることが望ましい。
スタの幾何学的形状比（チャンネル幅（Ｗ）／チャンネ
ル長さ（Ｌ））に基づいて設定されることが望ましい。
また、前記各シナプスの連結強度は、ＭＯＳトランジス
タの幾何学的形状比（チャンネル幅（Ｗ）／チャンネル
長さ（Ｌ））に基づいて設定されることが望ましい。
タの幾何学的形状比（チャンネル幅（Ｗ）／チャンネル
長さ（Ｌ））に基づいて設定されることが望ましい。
更に、前記神経単位は、差動増幅器から威ることが望ま
しい。
しい。
以下、添付した図面を参照して、本発明の二値ディザ−
画像の多値画像変換回路を詳細に説明する。
画像の多値画像変換回路を詳細に説明する。
画像の段階的転送において、第１図に示すように、送信
側は原画像をディザ−処理して転送し、同時にディザ−
画像を多値推定して原画像との差分をコード化して受信
側へ転送する。一方、受信側ではディザ−画像を多値推
定し、受信した差分と多値推定画像を合わせて原画像を
再生する。従って、送受信側の両方でディザ−画像を多
値画像に変換する必要がある。まず、ディザ−画像は原
画像を２進化する方法としているいろな方法があるが、
ここでは独立決定法により処理されたディザ−画像を用
いる。
側は原画像をディザ−処理して転送し、同時にディザ−
画像を多値推定して原画像との差分をコード化して受信
側へ転送する。一方、受信側ではディザ−画像を多値推
定し、受信した差分と多値推定画像を合わせて原画像を
再生する。従って、送受信側の両方でディザ−画像を多
値画像に変換する必要がある。まず、ディザ−画像は原
画像を２進化する方法としているいろな方法があるが、
ここでは独立決定法により処理されたディザ−画像を用
いる。
独立決定法は規則的にディザ−信号を発生させて原画像
の輝度レベルと比較し、原画像の輝度レベルがディザ−
信号より大きければ白（１）、小さければ黒（０）を表
示するものであり、ディザ−処理して情報を段階的に転
送すれば少ない情報量でも原画像を転送することができ
る。
の輝度レベルと比較し、原画像の輝度レベルがディザ−
信号より大きければ白（１）、小さければ黒（０）を表
示するものであり、ディザ−処理して情報を段階的に転
送すれば少ない情報量でも原画像を転送することができ
る。
ディザ−画像を多値画像に変換するアルゴリズムは色々
あるが、ここでは、支出、加藤、太田などが信学技報１
９８１に紹介した゛二値デイザー像の多値化変換°”方
法を適用する。
あるが、ここでは、支出、加藤、太田などが信学技報１
９８１に紹介した゛二値デイザー像の多値化変換°”方
法を適用する。
具体的には、第２図に示すように３×３ウィンドーを設
定し、更に第３図に示すように４つの副ウィンドーを設
定する。
定し、更に第３図に示すように４つの副ウィンドーを設
定する。
各副ウィンドー内の１の数をカウントして全部足してこ
れを４で割って平均を求める。この値に利得（ｇａｉｎ
）を定規化する条件でかけ、この値を３×３ウィンドー
の中心画素の多値とする。
れを４で割って平均を求める。この値に利得（ｇａｉｎ
）を定規化する条件でかけ、この値を３×３ウィンドー
の中心画素の多値とする。
このアルゴリズムを利用して色々のウィンドーを選択す
ることが可能であるが、本実施例ではハードウェア化す
るのに適当な３×３ウィンドーを選択した。この３×３
ウィンドーによるディザ−画像を用いて、多値画像変換
をコンピュータシュミレーションしてみたところ、小さ
いウィンドーの選択は解像力、即ち、濃度変化が激しい
部分では多値推定が良くなって解像力の優秀な画像が得
られるが、濃度変化が小さい部分では解像性の足りない
画像が得られる。一方、９×９ウィンドーのような大き
いウィンドー選択は解像力は低いが、解像性の良好な画
像が推定される。従って、中間調画像の濃度変化が大き
いところでは解像力を優先して小さいウィンドーによる
推定画像を得、濃度変化が小さいところでは解像性を優
先として大きいウィンドーを選択して推定画像の画素を
作成する方が好ましい。
ることが可能であるが、本実施例ではハードウェア化す
るのに適当な３×３ウィンドーを選択した。この３×３
ウィンドーによるディザ−画像を用いて、多値画像変換
をコンピュータシュミレーションしてみたところ、小さ
いウィンドーの選択は解像力、即ち、濃度変化が激しい
部分では多値推定が良くなって解像力の優秀な画像が得
られるが、濃度変化が小さい部分では解像性の足りない
画像が得られる。一方、９×９ウィンドーのような大き
いウィンドー選択は解像力は低いが、解像性の良好な画
像が推定される。従って、中間調画像の濃度変化が大き
いところでは解像力を優先して小さいウィンドーによる
推定画像を得、濃度変化が小さいところでは解像性を優
先として大きいウィンドーを選択して推定画像の画素を
作成する方が好ましい。
しかし、本実施例では、前述したようにハードウェア化
するため、一定の大きさのウィンドーで多値推定するこ
ととする。
するため、一定の大きさのウィンドーで多値推定するこ
ととする。
各副ウィンドー内の１の数をカウントする方法は、先ず
、第３図（ａ）の副ウィンドー内の１の数をカウントし
、その次に同図（ｂ）の副ウィンドー内の１の数をカウ
ントし、同図（Ｃ）の副ウィンドー内の１の数をカウン
トし、同図（ｄ）の副ウィンドー内の１の数をカウント
し、これら全ての１の数を足せばよい。これを次のよう
に考えれば１６ｔｏ５の１’Ｓカウンタより実現できる
。即ち、上記の方法で１をカウントするのは走査領域１
．３．７、９領域に入力１が入る時−度だけ足し、走査
領域２゜４．６．８は入力ｌが入る時１を二度足す結果
であり、走査領域５は入力１が入る時工を回度足すこと
となる。従って、各走査領域に１がある場合ｌを足すこ
とを表示すれば、第４図に示すように中心点を中心とし
て四方領域は二度足し、８方領域の１は一度だけ足し、
中心点に１が入る時には１を回度足すこととなる。
、第３図（ａ）の副ウィンドー内の１の数をカウントし
、その次に同図（ｂ）の副ウィンドー内の１の数をカウ
ントし、同図（Ｃ）の副ウィンドー内の１の数をカウン
トし、同図（ｄ）の副ウィンドー内の１の数をカウント
し、これら全ての１の数を足せばよい。これを次のよう
に考えれば１６ｔｏ５の１’Ｓカウンタより実現できる
。即ち、上記の方法で１をカウントするのは走査領域１
．３．７、９領域に入力１が入る時−度だけ足し、走査
領域２゜４．６．８は入力ｌが入る時１を二度足す結果
であり、走査領域５は入力１が入る時工を回度足すこと
となる。従って、各走査領域に１がある場合ｌを足すこ
とを表示すれば、第４図に示すように中心点を中心とし
て四方領域は二度足し、８方領域の１は一度だけ足し、
中心点に１が入る時には１を回度足すこととなる。
従って、走査領域１，３，７．９は入力そのまま、走査
領域２，４，６．８は入力を二つで分解し、中心点５領
域は入力を四つで分解すれば九つの入力が１６個の入力
となり、この１６個の入力に１の数をカウントすれば各
副ウィンドー内の１の数を足す結果と一致する。
領域２，４，６．８は入力を二つで分解し、中心点５領
域は入力を四つで分解すれば九つの入力が１６個の入力
となり、この１６個の入力に１の数をカウントすれば各
副ウィンドー内の１の数を足す結果と一致する。
次に、第５図を参照して、本発明による二値ディザ−画
像の多値画像変換回路について説明する。
像の多値画像変換回路について説明する。
１’Ｓカウンタ１０はＨｏｐｆｉｅｌｄモデルを変形し
た差動増幅回路を神経単位として構成されており、１Ｂ
ｔｏ５の１’Ｓカウンタ１０の入力中二つの入力を接地
して１６ｔｏ５の１’Ｓカウンタへ使用し、そのカウン
タ値に■６をかけることばカウンタｌＯのＭＳＢを除い
た残りの４ビット出力を左側に４ピント移動させること
によって実現される。
た差動増幅回路を神経単位として構成されており、１Ｂ
ｔｏ５の１’Ｓカウンタ１０の入力中二つの入力を接地
して１６ｔｏ５の１’Ｓカウンタへ使用し、そのカウン
タ値に■６をかけることばカウンタｌＯのＭＳＢを除い
た残りの４ビット出力を左側に４ピント移動させること
によって実現される。
これは８ビットレジスタ２０の上位４ビットにカウンタ
１０の出力を入力させ、下位４ピントを接地して構成す
る０例えば、各側つインド−四つのすべてが１となる時
、換言すれば、３×３ウィンドーの入力がすべて１の場
合、１’Ｓカウンタ１０の出力は１６となり、ここで利
得１６をかけるとその値が２５６となる。この場合には
１”Ｓカウンタ１０の出力１００００ （１６）からＭ
ＳＢを外部に連結し、これを八つのＯＲアゲ−３０に連
結して８ビットグレー（ｇｒａｙ ）値２５５となるよ
うに構成する。即ち、３×３ウィンドーによる九つのデ
ィザ−（ｄｉｔｈｅｒ）入力は、割り当てられた２×２
サブウィンドーを通じて１’Ｓカウンタ１０に入力され
、カウントされる。カウントされた１’Ｓ個数によって
最終的にＯＲゲート３０で出力される値は次のく表１〉
に示す１６段階の多値中いずれか一つに変換される。
１０の出力を入力させ、下位４ピントを接地して構成す
る０例えば、各側つインド−四つのすべてが１となる時
、換言すれば、３×３ウィンドーの入力がすべて１の場
合、１’Ｓカウンタ１０の出力は１６となり、ここで利
得１６をかけるとその値が２５６となる。この場合には
１”Ｓカウンタ１０の出力１００００ （１６）からＭ
ＳＢを外部に連結し、これを八つのＯＲアゲ−３０に連
結して８ビットグレー（ｇｒａｙ ）値２５５となるよ
うに構成する。即ち、３×３ウィンドーによる九つのデ
ィザ−（ｄｉｔｈｅｒ）入力は、割り当てられた２×２
サブウィンドーを通じて１’Ｓカウンタ１０に入力され
、カウントされる。カウントされた１’Ｓ個数によって
最終的にＯＲゲート３０で出力される値は次のく表１〉
に示す１６段階の多値中いずれか一つに変換される。
〈表１〉
従って、３×３ウィンドーの中心画素のディザ−値は変
換された多値に対置される。
換された多値に対置される。
第６図を参照すれば、１’Ｓカウンタ１ｏは入力シナプ
ス群１１、第１及び第２バイアスシナプス群１２，１４
、フィードバックシナプス群１３、神経単位群１５及び
インバータ群１６よりなる。
ス群１１、第１及び第２バイアスシナプス群１２，１４
、フィードバックシナプス群１３、神経単位群１５及び
インバータ群１６よりなる。
入力シナプス群１１は１６個のコラムラインＣＬと五つ
の第１ローラインＲＬＩの各交差部から上記コラムライ
ンＣＬに１が入力される時、１の連結強度で第２の電源
電圧ＧＮＤを上記第１ローラインＲＬＩに供給するため
ＮＭＯ３トランジスタより構成する。
の第１ローラインＲＬＩの各交差部から上記コラムライ
ンＣＬに１が入力される時、１の連結強度で第２の電源
電圧ＧＮＤを上記第１ローラインＲＬＩに供給するため
ＮＭＯ３トランジスタより構成する。
第１バイアス時、第１バイアスシナプス群１２は、上記
各第１ローラインＲＬＩを上記コラムライン数、即ち、
１８の倍数たる３６の連結強度で上記各第１ローライン
ＲＬＩを第１電源電圧ＶｃｃにバイアスさせるようにＰ
ＭＯＳトランジスタ及びＮＭＯ３トランジスタより構成
する。
各第１ローラインＲＬＩを上記コラムライン数、即ち、
１８の倍数たる３６の連結強度で上記各第１ローライン
ＲＬＩを第１電源電圧ＶｃｃにバイアスさせるようにＰ
ＭＯＳトランジスタ及びＮＭＯ３トランジスタより構成
する。
ＰＭＯＳ トランジスタは３７のコンダクタンス値を有
し、ＮＭＯ３トランジスタは１のコンダクタンス値を有
するようトランジスタの幾何学的形状比、即ち、チャン
ネル幅（Ｗ）／チャンネル長さ（Ｌ）が決定される。
し、ＮＭＯ３トランジスタは１のコンダクタンス値を有
するようトランジスタの幾何学的形状比、即ち、チャン
ネル幅（Ｗ）／チャンネル長さ（Ｌ）が決定される。
フィードバックシナプス群１３は、四つの出力フィード
ハックラインＦＬと五つの第２ローラインＲＬ２の各交
差部から上記出力フィードバックラインＦＬに１が加わ
る時、上位出力ビットの加重値の連結強度に各下位ビッ
トの第２ローラインＲＬ２に第２１ｉ源電圧ＧＮＤを供
給するようＮＭ○Ｓトランジスタより構成する。
ハックラインＦＬと五つの第２ローラインＲＬ２の各交
差部から上記出力フィードバックラインＦＬに１が加わ
る時、上位出力ビットの加重値の連結強度に各下位ビッ
トの第２ローラインＲＬ２に第２１ｉ源電圧ＧＮＤを供
給するようＮＭ○Ｓトランジスタより構成する。
上記第２バイアスシナプス群１４は、上述した第１バイ
アスシナプス群１２の構成と類似にＰＭＯＳ及びＮＭＯ
３トランジスタより構成するが、その連結強度は上から
順番に３５・５，３４・５゜３２・５．２８・５．２０
・５の値を有し、第２ローラインＲＬ２を第１′Ｎ、源
電圧Ｖｃｃでバイアスさせる。即ち、第２ローラインＲ
Ｌ２中最下位ビットラインには上記第１バイアスシナプ
スの連結強度から０．５を引いた連結強度で、残りライ
ンには各下位ビットラインの連結強度から２ビット加重
値を引いた連結強度の値を有する。
アスシナプス群１２の構成と類似にＰＭＯＳ及びＮＭＯ
３トランジスタより構成するが、その連結強度は上から
順番に３５・５，３４・５゜３２・５．２８・５．２０
・５の値を有し、第２ローラインＲＬ２を第１′Ｎ、源
電圧Ｖｃｃでバイアスさせる。即ち、第２ローラインＲ
Ｌ２中最下位ビットラインには上記第１バイアスシナプ
スの連結強度から０．５を引いた連結強度で、残りライ
ンには各下位ビットラインの連結強度から２ビット加重
値を引いた連結強度の値を有する。
上記神経単位群１５は、上記第１ローラインＲＬ１が加
わる第１電源電圧の連結強度と第２電源電圧ＧＮＤの連
結強度の差と、上記第２ローラインＲＬ２に加わる第１
電源電圧Ｖｃｃ連結強度と第２電源電圧ＧＮＤの連結強
度の差を比較して前者の値が大きい場合は励起状態を、
後者が大きい場合は基底状態を出力するように五つの差
動増幅回路より構成する。
わる第１電源電圧の連結強度と第２電源電圧ＧＮＤの連
結強度の差と、上記第２ローラインＲＬ２に加わる第１
電源電圧Ｖｃｃ連結強度と第２電源電圧ＧＮＤの連結強
度の差を比較して前者の値が大きい場合は励起状態を、
後者が大きい場合は基底状態を出力するように五つの差
動増幅回路より構成する。
インバータ群１６は、上記各差動増幅回路の出力を反転
させ上記フィードバックラインＦＬ及び出力端子に供給
するための四つのインバータを含む。
させ上記フィードバックラインＦＬ及び出力端子に供給
するための四つのインバータを含む。
上記１’Ｓカウンタ１０の入出力関係を整理すれば次の
く表２〉の通りである。
く表２〉の通りである。
〈表２〉
前述したように本実施例では神経回路網概念を利用して
ＰＭＯＳ及びＮＭＯ３トランジスタで単純にハードウェ
アを構成することによって、動作速度を速くすることが
できる。
ＰＭＯＳ及びＮＭＯ３トランジスタで単純にハードウェ
アを構成することによって、動作速度を速くすることが
できる。
以上説明したように、本発明の二値ディザ−画像の多値
画像変換回路は、３×３ウィンドーの九つのディザ−画
素中中心画素の値が１の場合口つの１を、４方画素の値
が１の場合には二つの１を、８方画素の値が１の場合に
は一つの１を入力して１の個数をカウントしそのカウン
ト値を５ピントの２進数に出力するカウンタと、カウン
タのＭＳＢを除いた残りの４ピントを上位４ビットに入
力し００００にセットされた下位４ビットと結合して出
力する８ビットレジスタと、レジスタの８ビット出力と
前記カウンタのＭＳＢと論理和を求め、前記中心画素の
多値として供給するための八つのＯＲゲートとを備えた
ため、二値画像から多値画体への変換を高速に行うこと
ができる。
画像変換回路は、３×３ウィンドーの九つのディザ−画
素中中心画素の値が１の場合口つの１を、４方画素の値
が１の場合には二つの１を、８方画素の値が１の場合に
は一つの１を入力して１の個数をカウントしそのカウン
ト値を５ピントの２進数に出力するカウンタと、カウン
タのＭＳＢを除いた残りの４ピントを上位４ビットに入
力し００００にセットされた下位４ビットと結合して出
力する８ビットレジスタと、レジスタの８ビット出力と
前記カウンタのＭＳＢと論理和を求め、前記中心画素の
多値として供給するための八つのＯＲゲートとを備えた
ため、二値画像から多値画体への変換を高速に行うこと
ができる。
第１図は画像の段階的転送系統を示すブロック図、第２
図は３×３ウィンドーの構成を示す説明図、第３図は３
×３ウィンドーの各部ウィンドーの構成を示す説明図、
第４図は３×３ウィンドーの各画素領域の１を足す回数
を図示した参考図。 第５図は本発明による二値ディザ−画像の多値画像変換
回路の構成を示す説明図、第６図は第５図に示したカウ
ンタの一実施例を示す回路図である。 符号の説明 １０−カウンタ ２０− レジスタ ３０−・ＯＲゲート １１・−入力シナプス群１２−・
・第１バイアスシナプス群 １３・・−フィードバックシナプス群 １４・・・第２バイアスシナプス群
図は３×３ウィンドーの構成を示す説明図、第３図は３
×３ウィンドーの各部ウィンドーの構成を示す説明図、
第４図は３×３ウィンドーの各画素領域の１を足す回数
を図示した参考図。 第５図は本発明による二値ディザ−画像の多値画像変換
回路の構成を示す説明図、第６図は第５図に示したカウ
ンタの一実施例を示す回路図である。 符号の説明 １０−カウンタ ２０− レジスタ ３０−・ＯＲゲート １１・−入力シナプス群１２−・
・第１バイアスシナプス群 １３・・−フィードバックシナプス群 １４・・・第２バイアスシナプス群
Claims (5)
- （１）３×３ウィンドー（ｗｉｎｄｏｗ）の九つのディ
ザー（ｄｉｔｈｅｒ）画素中中心画素の値が１の場合四
つの１を、４方画素の値が１の場合には二つの１を、８
方画素の値が１の場合には一つの１を入力して１の個数
をカウントし、そのカウント値を５ビットの２進数とし
て出力するカウンタと、 前記カウンタのＭＳＢを除いた残りの４ビットを上位４
ビットに入力し００００にセットされた下位４ビットと
結合して出力する８ビットレジスタと、 前記レジスタの８ビット出力と前記カウンタのＭＳＢと
の論理和を求め、前記中心画素の多値として供給するた
めの八つのＯＲゲートとを備えたことを特徴とする二値
ディザー画像の多値画像変換回路。 - （２）前記請求項１において、 前記カウンタは、複数のコラムライン（Ｃｏｌｕｍｎｌ
ｉｎｅ）と複数の第１ローラインの各交差部から前記コ
ラムラインに１が入力される時単位連結強度に第２電源
電圧を前記第１ローラインに結合するための入力シナプ
ス（ｓｙｎａｐｓｅ）群と、前記各第１ローラインを前
記コラムライン数の倍数の連結強度に前記各第１ローラ
インを第１電源電圧にバイアスさせるための第１バイア
スシナプス群と、 複数の出力フィードバックラインと複数の第２ローライ
ンの各交差部から前記出力フィードバックラインに１が
加わる時、上位出力ビットの加重値の連結強度で各下位
ビットの第２ローラインに第２電源電圧を結合するため
のフィードバックシナプス群と、 前記複数の第２ローライン中最下位ビットラインは前記
第１バイアスシナプスの連結強度から０．５を引いた連
結強度で、残りのラインには各下位ビットラインの連結
強度からそのビットの加重値を引いた連結強度に第１電
源電圧でバイアスさせるための第２バイアスシナプス群
と、 前記第１ローラインに結合される第１電源電圧の連結強
度と第２電源電圧の連結強度との差と、前記第２ローラ
インに結合される第１電源電圧の連結強度と第２電源電
圧の連結強度との差を比較して、前者の値が大きい場合
には励起状態を、後者の値が大きい場合には基底状態を
出力するための神経単位（ｎｅｕｒｏｎ）群と、 前記各神経単位の出力を変転させ前記フィードバックラ
イン及び出力端子に供給するためのインバータ群とを備
えたことを特徴とする二値ディザー画像の多値画像変換
回路。 - （３）前記請求項２において、 前記入力シナプスの連結強度は、ＭＯＳトランジスタの
幾何学的形状比（チャンネル幅（Ｗ）／チャンネル長さ
（Ｌ））に基づいて設定されることを特徴とする二値デ
ィザー画像の多値画像変換回路。 - （４）前記請求項３において、 前記各シナプスの連結強度は、ＭＯＳトランジスタの幾
何学的形状比（チャンネル幅（Ｗ）／チャンネル長さ（
Ｌ））に基づいて設定されることを特徴とする二値ディ
ザー画像の多値画像変換回路。 - （５）前記請求項２において、 前記神経単位は、差動増幅器から成ることを特徴とする
二値ディザー画像の多値画像変換回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900004512A KR930001241B1 (ko) | 1990-04-03 | 1990-04-03 | 이진디터화상의 다계조화상 변환회로(Conversion circuit of Binary Dither Image to Multilevel Image) |
| KR90-4512 | 1990-04-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03286268A true JPH03286268A (ja) | 1991-12-17 |
| JPH0748234B2 JPH0748234B2 (ja) | 1995-05-24 |
Family
ID=19297625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2222347A Expired - Lifetime JPH0748234B2 (ja) | 1990-04-03 | 1990-08-23 | 二値ディザー画像の多値画像変換回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0748234B2 (ja) |
| KR (1) | KR930001241B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007212715A (ja) * | 2006-02-09 | 2007-08-23 | Seiko Epson Corp | プロジェクションシステム、プロジェクタ、画像処理プログラム、および、画像処理プログラムを記録した記録媒体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58115544A (ja) * | 1981-12-29 | 1983-07-09 | Mitsubishi Electric Corp | 演算装置 |
| JPH01312671A (ja) * | 1988-06-10 | 1989-12-18 | Hitachi Ltd | 画像処理装置 |
-
1990
- 1990-04-03 KR KR1019900004512A patent/KR930001241B1/ko not_active IP Right Cessation
- 1990-08-23 JP JP2222347A patent/JPH0748234B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58115544A (ja) * | 1981-12-29 | 1983-07-09 | Mitsubishi Electric Corp | 演算装置 |
| JPH01312671A (ja) * | 1988-06-10 | 1989-12-18 | Hitachi Ltd | 画像処理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007212715A (ja) * | 2006-02-09 | 2007-08-23 | Seiko Epson Corp | プロジェクションシステム、プロジェクタ、画像処理プログラム、および、画像処理プログラムを記録した記録媒体 |
| JP4635892B2 (ja) * | 2006-02-09 | 2011-02-23 | セイコーエプソン株式会社 | プロジェクションシステム、プロジェクタ、画像処理プログラム、および、画像処理プログラムを記録した記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910018913A (ko) | 1991-11-30 |
| KR930001241B1 (ko) | 1993-02-22 |
| JPH0748234B2 (ja) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5495542A (en) | Binary to multi-level image restoration using neural network | |
| JP3184092B2 (ja) | 画像処理方法 | |
| JP2967014B2 (ja) | 画像処理装置 | |
| US5309525A (en) | Image processing apparatus using neural network | |
| CN100437742C (zh) | 图像处理及传输设备、显示器、图像处理及传输方法 | |
| US5491564A (en) | Data compression method and apparatus for binary image using Markov model encoding | |
| US5239597A (en) | Nearest neighbor dither image processing circuit | |
| JPH03286268A (ja) | 二値ディザー画像の多値画像変換回路 | |
| US6026178A (en) | Image processing apparatus using neural network | |
| Saito et al. | Evolutionary computation approaches to halftoning algorithm | |
| JP3539552B2 (ja) | 画像処理装置 | |
| JPS63164575A (ja) | 画像デ−タの符号化方式 | |
| US20030067633A1 (en) | Image processing apparatus and method, computer program and computer-readable storage medium | |
| Chu et al. | Designing dither matrices using a human visual model | |
| JP3220110B2 (ja) | カラー画像処理装置 | |
| Su et al. | Medical image noise reduction using cellular neural networks | |
| JPH06164902A (ja) | ニューラルネットワークによる画像の圧縮再生 | |
| JP3230122B2 (ja) | 二値画像のデータ圧縮方法及び装置 | |
| JP3685959B2 (ja) | ニューロンｍｏｓ回路及びニューロンｍｏｓ回路による対称関数生成方法 | |
| JPH08279899A (ja) | ニューラルネットワークによる静止画及び動画の低ビット中間調表現 | |
| JPS63312150A (ja) | 濃淡画像２値化回路 | |
| JPS63275274A (ja) | 網点画像デ−タの圧縮方法 | |
| JPH08125861A (ja) | 画像処理装置 | |
| JPH02210963A (ja) | 画像処理装置 | |
| JP2538769B2 (ja) | 直線−非直線符号変換方法および変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 16 |