JPH03283821A - フェイズロックトループ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はたとえばディスク装置等に用いられ、読出し信
号からデータを抽出するために使用されるフェイズロッ
クトループ回路（ＰＬＬ回路）に関するものである。

（従来の技術） たとえば、磁気ディスク装置では、磁気ディスクから読
出され２値化されたデータパルスをもとのデータに復調
する際、このデータパルスに位相同期したリードディフ
ァレンスクロック信号を生成して、これを用いてデータ
の抽出を行う。

このようなリードディファレンスクロックを生成するた
めにＰＬＬ回路が用いられる。

第３図は、このＰＬＬ回路の入力信号と出力信号の波形
を示したものである。

第３図に示すように、入力信号θ、とリードディファレ
ンスクロックである出力信号θ０は、常に位相差がＯと
なるように制御される。

ところで、磁気ディスクから読み出された信号は、波形
干渉等の影響でピークシフトを起こしているものや、ジ
ッタを含んだものがあり、このような場合、ＰＬＬ回路
がこのような信号に追従するのは好ましくない。

しかしながら、ＰＬＬ回路は、スピンドルモータの回転
変動には追従する必要がある。

第４図は、スピンドルモータの回転変動がある場合で入
力信号θ１に変動が生じた場合を示したものであるが、
このような場合にも出力信号θ。

が入力信号θ１に追従する必要がある。

このため、ＰＬＬ回路の特性が、第２図の特性■となる
ようにＰＬＬ回路の設計が通常行われる。

第２図は、時間ｔと位相へ〇の関係を示したものである
。

（発明が解決しようとする課題） このように、従来のＰＬＬ回路においては、ピークシフ
トやジッタ等に追従せず、モータの回転変動には追従さ
せる必要があるので、その特性は、第２図の特性■で示
すようなものとなり、初期の位相誤差が大きくなるとい
う問題がある。

本発明は、このような課題に鑑みてなされたもので、そ
の目的とするところは、入力信号に対する追従性のさら
に向上したＰＬＬ回路を提供することにある。

［発明の構成］ （課題を解決するための手段） 前述した目的を達成するために本発明では、第１の信号
と第２の信号の位相を比較し、その位相差に応じた信号
を出力する位相比較器と、前記位相比較器との出力信号
からノイズを除去するものであって、フェイズロックト
ループ回路の時間に対する位相特性を可変できるループ
フィルタと、前記ループフィルタの出力信号と基準信号
とを比較し、その比較結果に応じ前記ループフィルタを
制御する比較手段と、前記ループフィルタの出力信号に
応じて発振周波数が変化し、その出力信号を前記第２の
信号とする電圧制御発振器である。

（作用） 本発明では、ループフィルタの出力信号と基準信号とを
比較し、その比較結果に応じてループフィルタが制御さ
れ、ＰＬＬ回路全体の時間に対する位相の特性を可変さ
せ、ＰＬＬ回路の追従特性の向上を図るものである。

本発明では、ピークシフト、ジッタ等には追従せず、モ
ータの回転変動に対しては、小さな位相誤差で速やかに
追従する。

（実施例） 以下、図面に基づいて本発明の実施例を詳細に説明する
。

第１図は、本発明の一実施例に係るＰＬＬ回路の構成を
示すブロック図である。

同図に示されるように、このＰＬＬ回路は、入力端′ｆ
１、減算器３、位相比較器５、ループフィルタ７、電圧
制御発振器（ＶＣＯ）９、コンパレータ１１、スイッチ
１２、基準電源１３、出力端子１５を有する。

入力端子１には、入力信号θ、ｎが入力される。

減算器３は、入力信号θ１ｎと電圧制御発振器９の出力
信号θ　　との差をとる。

ｕｔ 位相比較器５は、減算器３の出力信号により、入力信号
θ　と出力信号θ　　の位相を比較し、ｉｎ　　　　　
　　　　　　　Ｏｕｔ その位相差に応じた電流を出力する。

ループフィルタ７は、位相比較器５の出力信号に含まれ
る高周波ノイズを除去し、このＰＬＬ回路の特性を定め
る。

このループフィルタ７は、コンデンサＣ１Ｃ２、抵抗Ｒ
％Ｒ２からなり、後述するスイッチ１２のオン・オフに
より、合成抵抗の値が変わるので、ＰＬＬ回路の特性を
変化させる。

すなわち、このＰＬＬ回路の特性は、スイッチ１２が閉
の場合、第２図の特性■となり、スイッチ１２が開の場
合、第２図の特性１となる。

電圧制御発振器９は、ループフィルタフの出力電圧に応
じて、発振周波数が変化する。

コンパレータ１１は、ループフィルタフの出力電圧と基
準電源１３の基準゛電圧とを比較し、その大小関係によ
って、スイッチ１２のオン・オフを何つ〇 すなわち、ループフィルタフの出力電圧の方が、基準電
源１３の基準電圧より、も大きい場合には、スイッチ１
２を開とする。

ループフィルタフの出力電圧の方が基準電源１３の基準
電圧よりも小さい場合には、スイッチ１２を閉とする。

次に、このＰＬＬ回路の動作について説明する。

通常時においては、ループフィルタフの出力電圧が基準
電源１の基準電圧よりも小さいので、スイッチ１２か閉
どされ、その特性は第２図の特性■となり、ピークシフ
トへの追従か阻止される。

今、外乱が生じ、モータの回転数が△ωか変動したとす
ると、出力信号θ。は急激な変化には追従しないので、
入力信号θ、との位相誤差△θが大きくなり、それに応
じてループフィルタフの出力電圧が大きくなる。

ループフィルタフの出力電圧が基準電源１３の基準電圧
を超えると、スイッチ１２は開となり、ＰＬＬ回路の特
性は、第２図に示す特性Ｉとなる（第２図Ａ−Ｂ）。

位相誤差△θが一定範囲内に収まると、ループフィルタ
フの出力電圧が下がり、基準電源１３の基準電圧よりも
低くなると、スイッチ１２が再び閉となり通常の特性は
■に戻る（第２図Ｃ−Ｄ）。

かくして本実施例に係るＰＬＬ回路では、立ち上げ時に
は特性■となり、モータの回転変動には小さな位相誤差
で速やかに追従し、その後、特性■となるので、ピーク
シフトジッタ等には追従しない。

［発明の効果］ 以上詳細に説明したように本発明によれば、入力信号に
対する追従性のさらに向上したＰＬＬ回路を提供するこ
とができる。

【図面の簡単な説明】

第１図は、本発明の一実施例に係るＰＬＬ回路の構成を
示すブロック図、第２図は、ＰＬＬ回路の特性を示す図
、第３図および第４図は、ＰＬＬ回路の読出し信号θｉ
とリードディファレンスクロックθ。の波形図である。 ３・・・・・・・・・減算器 ５・・・・・・・・・位相比較器 ７・・・・・・・・・ループフィルタ ９・・・・・・・電圧制御発振器 １１・・・・・・・・・コンパレータ １２・・・・・・・・・スイッチ １３・・−・・・・・・基準電源 Ｒ１、Ｒ２・・・抵抗

Claims (1)

1. 【特許請求の範囲】 第１の信号と第２の信号の位相を比較し、その位相差に
   応じた信号を出力する位相比較器と、前記位相比較器と
   の出力信号からノイズを除去するものであって、フェイ
   ズロックトループ回路の時間に対する位相特性を可変で
   きるループフィルタと、 前記ループフィルタの出力信号と基準信号とを比較し、
   その比較結果に応じ前記ループフィルタを制御する比較
   手段と、 前記ループフィルタの出力信号に応じて発振周波数が変
   化し、その出力信号を前記第２の信号とする電圧制御発
   振器と、 を具備するフェイズロックトループ回路。