JPH03282735A - 並列処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、非可分操作を含む並列処理プログラムを実行
する並列処理システムに関する。

（従来の技術） 一般に、並列処理システムにおいては、例えば、入出力
装置やメモリ等の共有資源を同時に複数のタスクがアク
セスすることによる混乱等を無くすために、ある特定部
分のプログラムを実行している間は割込みによる非同期
イベント処理の実行を禁止する非可分操作が採用されて
いる。

従来、このような非可分操作を実現するためには、例え
ば次のような方法が用いられている。

■複数の操作を非可分に行うための専用命令を計算機に
付加する。

■プログラムにおける非可分操作の前後に割込みを禁止
するような命令を配置する。

■セマフォア等のＯ８に組込まれているシステムコール
を使用する。

しかしながら、これらの方法では、適用可能な計算機や
実行モードが限定され、通常の非可分操作の実行に際し
Ｏ８からのシステムコールの呼出しによるオーバヘッド
等が生じるため、非可分操作の頻度が高いプログラムで
は充分な処理速度が得られないという問題があった。

（発明か解決しようとする課題） 本発明はこのような課題を解決するためのもので、非可
分操作の頻度の高い並列処理プログラムを通常の計算機
上にて高速に実行させることのできる並列処理システム
の提供を目的としている。

［発明の構成］ （課題を解決するための手段） 本発明の並列処理システムは上記目的を達成するために
、非可分操作を構成する命令群から、命令が非可分操作
の内部に有ることを示す第１の制御ビット情報および非
可分操作の終了位置であることを示す第２の制御ビット
情報を生成する制御ビット情報生成手段と、この制御ビ
ット情報生成手段により生成された第１および第２の制
御ビット情報をリンクして制御ビット情報テーブルを生
成する制御ビット情報テーブル生成手段と、非可分操作
の実行中割込みによる非同期イベントが発生したとき、
制御ビット情報テーブルを参照し、この結果割込み発生
直前に実行された命令に対応する第１の制御ビット情報
のみが検出された場合、非可分操作における次の命令を
実行してからこの命令に対応する第２の制御ビット情報
が検出されるまで制御ビット情報テーブルを参照する動
作を繰り返し、第２の制御ビット情報が検出された場合
、割込み処理を開始する割込み制御手段とを具備したも
のである。

（作　用） 本発明の並列処理システムでは、制御ビット情報生成手
段は、非可分操作を構成する命令群から、命令が非可分
操作の内部に有ることを示す第］の制御ビット情報およ
び非可分操作の終了位置であることを示す第２の制御ビ
ット情報を生成する。この制御ビット情報生成手段によ
り生成された第１および第２の制御ビット情報は、制御
ビット情報テーブル生成手段によりリンクされ、この結
果、制御ビット情報テーブルが生成される。そして非可
分操作の実行中割込みによる非同期イベントが発生する
と、割込み制御手段は、制御ビット情報テーブルを参照
し、この結果割込み発生直前に実行された命令に対応す
る第１の制御ビット情報のみが検出された場合、非可分
操作における次の命令を実行してからこの命令に対応す
る第２の制御ビット情報が検出されるまで制御ビット情
報テーブルを参照する動作を繰り返し、第２の制御ビッ
ト情報か検出された場合、割込み処理を開始する。

したがって、この発明によれば、並列処理プログラムに
おける非可分操作の検出と処理を割込み発生時にのみ行
うようにしたので、非可分操作の頻度の高い並列処理プ
ログラムを通常の計算機上にて高速に実行させることが
できる。

（実施例） 以下、本発明の実施例を図面に基づいて説明する。

第１図は本発明の一実施例である並列処理システムの構
成を説明するためのブロック図である。

同図において、１はオブジェクトファイルを生成すると
ともに、並列処理プログラムにおける非＋ＩＪ分操作を
構成する命令群から、命令が非＋−ｉＪ分操作の内部に
有ることを示す第１の制御ビットおよび非可分操作の最
終命令であることを示す第２の制御ビットを生成するコ
ンパイラ・アセンブラ、２はコンパイラ・アセンブラ１
により生成されたオブジェクトファイルを結合して並列
処理プログラムの本体を生成するとともに、各制御ビッ
トを結合して後述する制御ビットテーブルのイメージを
生成するリンカ、３はリンカ２により生成された制御ビ
ットテーブルを含む並列処理プログラムが格納される実
行プログラムファイルである。また、４は実行プログラ
ムファイル３から計算機上で使用される並列処理プログ
ラムを計算機上の記憶領域にロードするローダ、５およ
び６はそれぞれ実行プログラムファイル３からロードさ
れた並列処理プログラムにおけるプログラム本体および
制御ビットテーブル、さらに７は非可分操作中の割込み
を処理する割込みハンドラである。

次に以上のように構成された並列処理システムの動作を
説明する。

まずコンパイラ・アセンブラ１において、オブジェクト
ファイルを生成するとともに、並列処理プログラムにお
いて非可分操作を構成する命令群から、次の制御ビット
を生成する。

第１の制御ビット：対応する命令が非可分操作の内部に
あることを“１”で示す。

第２の制御ビット：対応する命令が非可分操作の終了位
置であることを“１”で示す。

このようしてコンパイラ・アセンブラ１において生成さ
れたオブジェクトファイルおよび制御ビットは、リンカ
２によって単一のプログラム本体および制御ビットテー
ブルにまとめられて実行プログラムファイル３に格納さ
れる。

実行プログラムファイル３に格納された並列処理プログ
ラムは、この後、ローダ４により計算機上の記憶領域に
ロードされ、この記憶領域上にプログラム本体５および
制御ビットテーブル６として記憶される。

この後、計算機上において並列処理プログラムが実行さ
れ、割込みによる非同期イベントが発生した場合、割込
みハンドラ７は、第２図に示すフローチャートに従って
次のような処理を行う。

まず制御ビットテーブル６を参照して、割込みを受ける
直前に実行された命令に対応する第１の制御ビットおよ
び第２の制御ビットをそれぞれ読出しくステップａ）、
これら各制御ビットの判定を行う（ステップｂ、ｃ）。

この判定の結果、第１の制御ビットが“０”であった場
合、割込み処理本体の実行に移る（ステップｄ）。また
この第１の制御ビットが“１”第２の制御ビットが“０
″であった場合は、割込み処理本体の実行を禁止して、
非可分操作における次の命令を実行する（ステップｅ）
。

この後、実行した命令に対応する第２の制御ビットを制
御ビットテーブル６から読出しくステップｆ）、この第
２の制御ビットが“１”でなければ、再度法の命令を実
行して対応する第２の制御ビットを読出し判定する処理
を繰り返す。また、“］”の第２の制御ビットが得られ
れば、命令の実行を終えたところで割込み処理本体の実
行を開始する（ステップｄ）。

カくシてこの実施例の並列処理システムによれば、並列
処理プログラムの実行における非可分操作の検出と処理
を割込み発生時にのみ行うことにより、非可分操作の頻
度の高い並列処理プログラムを通常の計算機上にて高速
に実行させることができる。

尚、この実施例では、非１１Ｊ分操作の検出をＯ８内部
の割込みハンドラにより行っているが、ユーザプログラ
ム自身が非同期イベント処理を行う場合、処理ルーチン
に第２図に示したようなロジックを組込むことによって
、非Ｍ１分操作の高速化を図ることも可能である。

［発明の効果〕 以上説明したように本発明の並列処理システムによれば
、並列処理プログラムの実行における非可分操作の検出
と処理を割込み発生時にのみ行うことができるので、非
可分操作の頻度の高い並列処理プログラムを通常の計算
機上にて高速に実行させることができる。

【図面の簡単な説明】

第１図は本発明に係る一実施例の並列処理システムの構
成を説明するためのブロック図、第２図は第１図の並列
処理システムの動作を説明するためのフローチャートで
ある。 １・・・コンパイラ・アセンブラ、２・・・リンカ、３
・・・実行プログラムファイル、４・・・ローダ、５・
・・プログラム本体、６・・・制御ビットテーブル、７
・・割込みハンドラ。

Claims (1)

1. 【特許請求の範囲】 非可分操作を構成する命令群から、命令が前記非可分操
   作の内部に有ることを示す第１の制御ビット情報および
   前記非可分操作の終了位置であることを示す第２の制御
   ビット情報を生成する制御ビット情報生成手段と、 この制御ビット情報生成手段により生成された前記第１
   および第２の制御ビット情報をリンクして制御ビット情
   報テーブルを生成する制御ビット情報テーブル生成手段
   と、 前記非可分操作の実行中割込みによる非同期イベントが
   発生したとき、前記制御ビット情報テーブルを参照し、
   この結果割込み発生直前に実行された命令に対応する前
   記第１の制御ビット情報のみが検出された場合、前記非
   可分操作における次の命令を実行してからこの命令に対
   応する前記第２の制御ビット情報が検出されるまで前記
   制御ビット情報テーブルを参照する動作を繰り返し、前
   記第２の制御ビット情報が検出された場合、前記割込み
   処理を開始する割込み制御手段とを具備することを特徴
   とする並列処理システム。