JPH03280160A - 演算スケジューリング支援装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明はハードウェアのアーキテクチア設計を支援する
ＣＡＤシステムにおいて、演算のスケジューリング過程
を設計者の意図に応じて制御することを可能とした演算
スケジューリング支援装置に関する。

（従来の技術） ディジタルシステムの大規模化に伴い、ハードウェアの
アーキテクチア設計の効率向上を目的とした各種のＣＡ
Ｄシステムが開発されている。

特に最近では、その機能設計より上位の段階からアーキ
テクチア設計の支援を行うシステムが注目されている。

この種のシステムは、ソフトウェア・アルゴリズムで表
された仕様を入力し、そのアルゴリズムを実現するハー
ドウェア構成を生成するアーキテクチャ合成システムと
して構築される。

しかしてこのようなシステムを用いる設計者は、具体的
なハードウェア構成を意識することなく、実現しようと
する処理アルゴリズムにだけ着目し、汎用プログラミン
グ言語と同様な構文を用いてハードウェア仕様を記述し
、これをシステムに与えることになる。するとシステム
側では、入力されたハードウェア仕様記述に含まれる演
算の順序性や並列性を解析し、その解析結果に従ってそ
の演算の実行順序を決定する。この演算順序の決定が、
演算スケジューリングと称される。しかる後、そのスケ
ジューリング結果（決定された演算の実行順序）に従い
、その演算を実行するに必要なハードウェア資源、例え
ば演算器やレジスタ、転送路等の割り当て（データバス
の割り当て）を行うことにより、そのハードウェア設計
が行われる。

これらの一連の処理は、設計者の介入なしに所定のアル
ゴリズムに従って自動的に行われる。またここで実行さ
れるスケジユーリングは、−船釣には前記仕様記述で示
される処理ができるたけ少ないステップで実行されるよ
うに、例えば下記の文献等に示されるＡＳＡＰ　（並列
度最大化）スケジューリングの手法かしばしば採用され
る。

Ｍ、Ｃ，ＭｃＦａｒｌａｎｄ、　Ａ、Ｃ，Ｐａｒｋｅｒ
、ａｎｄ　Ｒ，Ｃａｍｐｏｓａｎ。

”Ｔｕｔｏｒｉａｌ　ｏｎ　Ｈｉｇｈ−Ｌｅｖｅｌ　５
ｙｎｔｈｅｓｉｓ＝２５ｔｈ　ＡＣＭ／ＩＥＥＥ　Ｄｅ
ｓｉｇｎ　Ａｕｔｏｍａｔｉｏｎ　Ｃｏｎｆｅｒｅｎｃ
ｅ１９１１１８、　ｐｐ３３０−３３６ ところで最速のスケジューリング方法がシステムによっ
て自動的に求められることは、それ以上高速にできない
と云う限界を知る上で非常に有利である。しかしこのス
ケジューリング方法は、最初の方に割り当てられたステ
ップにその演算が集中し易いと云う不具合を有する。ま
たそのスケジューリング結果によって、データバスの割
り当てに大きな影響が及ぶことが否めない。例えば成る
ステートに２個の乗算がスケジューリングされると２個
の乗算器が必要となり、そのハードウェア構成が大規模
化する。この点、上記乗算を２つのステートに分散させ
ると乗算器が１個で済むことになり、その分、ハードウ
ェア構成を簡略化し、ハードウェア量の削減を図ること
が可能となる。

このように演算のスケジューリングとデータバスの割り
当てとの間には密接な関係が有る。従って実際にハード
ウェア設計を行う場合には、これらの間のトレードオフ
を考慮して適切なスケシュリングを行うことが望まれる
。しかしスケジューリングとデータバス割り当てとを配
慮しながら、そのスケジューリングを全自動的に行うこ
とは甚だ困難である。

しかもデータバスの構成に大きな影響を及ぼす上述した
スケジューリング処理を、システムが成る一定のアルゴ
リズムに従って自動的に決めてしまうと、設計者のアイ
デアをそのハードウェア構成上に反映させることができ
ないと云う問題も生じる。具体的には、例えば「２つの
演算ｐ、ｑを同一のＡＬＵ上で実現したい。」と云う設
計者の意図があるにも拘らず、前述したアルゴリズムに
従うスケジューリングによれば、上述した２つの演算ｐ
、ｑか同一のステートにスケジュールされてしまうと云
う事態が往々にして発生する。

このように従来のアーキテクチャ合成システムでは、一
定のアルゴリズムに従って演算のスヶジュール問題を全
自動的に解いているだけなので、設計者の意図するデー
タバスを考慮したスケジューリングを行うことができな
いと云う不具合があった。

（発明が解決しようとする課題） このように従来の演算スケジューリング方式においては
、そのスケジューリングに設計者が介入することができ
ず、また設計者の意図を反映したスケジューリングを行
うことができないと云う不具合があった。この為、スケ
ジューリング結果を得ても、データバスの割り当て段階
において設計者の意図するデータバス構造を実現するこ
とができないと云う問題が生じた。

本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、演算のスケジューリングの過程
において設計者の介入を可能ならしめ、設計者の意図す
るハードウェア構成に基づいたスケジューリングを効果
的に行うことを可能とする設計支援環境を効果的に実現
し得る演算スケジューリング支援装置を提供することに
ある。

［発明の構成］ （課題を解決するための手段） 本発明に係る演算スケジューリング支援装置は、 ■　演算の実行フローを記憶する演算フロー記憶手段と
、 ■　この演算フロー記憶手段に記憶された演算の実行ス
ケジュールを決定するスケジューリング実行手段と、 ■　このスケジューリング実行手段によるスケジューリ
ング過程を制御する実行制御手段と、■　前記スケジュ
ーリング実行手段により求められたスケジューリング結
果を記憶するスケジュール記憶手段とを備え、 特に ■　操作者の指示を受けて前記スケジューリング実行手
段によるスケジューリングの実行を中断した後、前記操
作者の指示に応じたスケジューリングを行なわせる指示
手段を設けたことを特徴とするものである。

また ■　前記スケジューリング実行手段によるスケジューリ
ング過程の履歴を記憶する履歴記憶手段を備えたことを
特徴とするものである。

（作　用） 本発明によれば、指示手段を用いてスケジューリング処
理の中断を指示し、且つスケシューリング実行手段によ
るスケジューリングの修正指示が可能なので、設計者の
意図に従ったスケジューリングを適宜行わせることが可
能となる。この結果、設計者の意図を反映したスケジュ
ーリング結果を求め、所望とするデータバス構成のハー
ドウェア構成を容易に構築することが可能となる。つま
り設計者の介入により、そのスケジューリングを効果的
に支援することが可能となる。

（実施例） 以下、図面を参照して本発明の一実施例に係る演算スケ
ジューリング支援装置について説明する。

第１図は実施例装置の概略構成を示す機能ブロック図で
、■は各処理ステップで実行される演算を記憶する演算
フロー記憶部である。この演算フロー記憶部ｌに記憶さ
れる演算の実行フローは、例えば第２図に示すような有
向グラフとして記述される。

尚、第２図に示す有効グラフにおいて、ノードは演算、
変数、または定数を示し、エツジはデータの流れを示し
ている。また各ノードは、その属性としてノード名（ノ
ードＩＤ）、演算のタイプ（演算ノードの場合）、変数
名または定数値（変数ノードまたは定数ノードの場合）
をそれぞれ持つ。

しかしてスケジューリング実行部２は、実行制御部３の
制御を受けて前記演算フロー記憶部１に記憶されたスケ
ジューリングの対象となる演算に対して、例えば第３図
に示すようなアルゴリズムに従ってスケジューリングを
実行する。このスケジューリングの実行アルゴリズムは
、例えば演算に対して実行可能な最も早いステップを割
り当てる、所謂ＡＳＡＰスケジューリングが用いられる
。

このようなスケジューリング実行部２にて求められる前
記演算に対するスケジューリング結果が順次スケジュー
リング結果記憶部４に、例えば第４図に示すようなテー
ブル形式で記憶される。

尚、このようにして求められてスケジューリング結果記
憶部４に記憶されたスケジューリング結果は、その演算
の実行フローと共に、第５図に示すようにスケジューリ
ング表示部５に表示される。

キーボード等により構成される指示部６は操作者により
操作されるものである。操作者は上記指示部６を操作し
て前記スケジューリング実行部２にて実行される演算の
スケジューリング過程に対する種々の指示を与えること
になる。この指示部６から指示入力されるコマンドは、
例えば下記に示すようなものからなる。

［５ＴＯＰ］スケジユーリングの実行を中断し、その時
点までのスケジューリング結果を デイスプレィ上に表示する。

［Ｃ０ＮＴ］スケジユーリングの続行。

［ＤＥＬＥＴＥ］　５ＴＯＰコマンドによる中断条件を
解除。

［ＡＳＳＩＧＮ］演算をステップに割り当てる。

制約違反検出部７は上述した指示部６から与えられる指
示が前述した演算フローに違反するか否かを検査判定す
るものであり、制約違反となる指示入力を排除する。前
述した実行制御部３は、基本的には前述したアルゴリズ
ムに従って演算に対するスケジューリング処理を実行さ
せ、且つ指示部６からの指示に従ってそのスケジューリ
ング過程の制御を行うことになる。

このように構成された本装置において、今１、前記演算
フロー記憶部１に第２図に示すような演算フローが記憶
されており、この演算フローに対するスケジューリング
を実行するものとして本装置の作用を説明する。

尚、第２図に示す演算フローの各ノードに付した番号１
１，１２．・・・３２はノード名（ノードＩＤ）を示し
、各ノード内の記号・文字列はそれぞれの演算のタイプ
や変数名を示している。またここでノード１１，１２．
・・・１７，２７．２９．３０．３２は変数ノードを示
しており、その他のノードは演算ノードである。そして
演算ノードにおける演算記号の×は乗算、＋は加算、−
は減算、≧は大小比較をそれぞれ示している。

このような演算フローに対して、前記スケシュリング実
行部２によるスケジューリング過程を制御するべく、設
計者が前記指示部６から次のようなコマンドを入力した
ものとする。

＄　　５ＴＯＰ　　ＡＴ　　＊； ＄　　Ｃ０ＮＴ。

［但し、＄はプロンプトを示す］ 尚、’　５ＴＯＰコマンドはＡＴ以下で指定されるステ
ップのスケジューリングが終了した時点でその処理を中
断し、その時点までのスケジューリング結果をデイスプ
レィ表示することを示す。ここで［ＡＴ　　ｎ］の場合
には、（ｎ＋１）ステップに割り当てられる演算が初め
て出現した時点をステップｎの割り当てが終了した時点
であると看做してその処理を中断し、また［ＡＴ　　＊
］の場合には１ステツプのスケジューリングが終了する
都度、その処理を中断するものと規定されている。

このような５ＴＯＰコマンドか入力されると、前記実行
制御部３は前記スケジューリング実行部２に対して中断
点の指定を行い、処理済みの中断点を記憶してスケジュ
ーリング処理の中断制御を行う。

この５ＴＯＰコマンドに基づいて設定された中断点は、
ＤＥＬＥＴＥコマンドの入力によって解除される。

またＣ０ＮＴコマンドの入力によって前述したスケジュ
ーリングの開始・続行が指示される。

しかして最初にＣ０ＮＴコマンドが与えられると、実行
制御部３はその制御をスケジューリング実行部２に渡し
、第３図に示したアルゴリズムに従って前記演算フロー
記憶部１に記憶された演算についてのスケジューリング
を開始する。このスケジューリングの実行は、第３図に
示すように先ず未スケジューリングの演算ノードの集合
をＯＰとして抽出することから開始される（ステップｓ
ｌ）。最初の時点では、全ての演算ノードが未スケジュ
ール状態であるので、第２図に示す例では０Ｐ−１１８
，１９，２０，２１，２２，２３，２４，２５，２Ｂ、
２８．３１）が求められる。このＯＰの要素の順序は、
例えば第２図に示す有向グラフを、予めプレス・ファー
スト［ｂｒｅｄｔｈ　ｒｉｒｓｔｌに探索する等して決
定される。

この時点で未スケジューリングの演算ノードが検出され
ない場合には、全ての演算利ノードに対するスケジュー
リングが完了していることから、そのスケジューリング
処理を終了する（ステップｓ２）。

しかる後、上記ノードの集合ＯＰから最初の要素ａｐｌ
を取り出しくステップＳ３）、その要素（ノード）　ａ
ｐｌの入力がスケジューリング済みのノードであるか、
或いは入力変数または定数のノードであるかを判定する
（ステップｓ４）。そしてこれらの判定条件が満たされ
た場合には、その要素（ノード）　ａｐｌのスケジュー
リングステップを、入力の−どのステップの最大値の（
＋１）とする（ステップｓ５）。

尚、ここでは説明の簡略化を図るべく、演算のそれぞれ
は全て１ステツプで実行されるものとする。また入力変
数や定数ノードには、予めスケジューリングステップ［
０コが割り当てられているものとする。

従ってノードの集合ＯＰから最初の要素ａｐｌとしてノ
ード１８を取り出した場合には、その入力ノードが入力
変数ノードおよび定数ノードてあり、そのスケジューリ
ングステップが［０］であることから、上記ノード８の
スケジューリングステップは［１コに設定される。

このようにして前記ノードの集合ＯＰから取り出した要
素ａｐｌに対するスケジューリングステップの設定を行
った後、前記ノードの集合ＯＰから次の要素ａｐｌを取
り出し、同様にしてスケジューリングステップの設定を
行う。

しかして要素ｏｐｌの入力ノードが前述した条件を満た
さない場合には、その要素を前記ノードの集合ＯＰの最
後の要素として再登録しくステップｓ６）、前述した処
理手続きを繰り返し実行する。

このような処理により、スケジューリングステップ［１
コの要素（ノード）　ａｐｌとして、第４図に示すよう
に ノード１８，１９，２０，２１．２２ がそれぞれ求められる。

しかして前述したステップｓ３の処理において要素ａｐ
ｌ　としてノード２３が抽出されると、このノード２３
の入力がノード１ｇ、１９として、既にスケジューリン
グステップ［１コとしてスケジューリング済みであるこ
とから、このノード２３のスケジューリングステップが
［２］として設定される。このようにして次のステップ
が求められると、前述した５ＴＯＰコマンドにより、前
記実行制御部３はスケジューリング実行部２におけるス
ケジューリング過程を中断し、その時点までのスケジュ
ーリング結果である上述したスケジューリングステップ
［１］までの結果を、例えば第５図に示すようにステッ
プ［１コま十の境界を破線で示す等して表示することに
なる。このような破線表示により、その表示画面上から
どこまでの演算に対するスケジューリングが行われたか
が示される。

但し、実際にはこの時点にはスケジューリングステップ
［２］のノード２３までそのスケジューリングが行われ
ており、従って前記スケジューリング結果記憶部５には
第４図に示すようにそのスケジューリング結果が格納さ
れている。

しかして第５図に示すようなスケジューリング結果を見
て、設計者がステップ［１コに乗算が集中していると判
断し、これを修正するべく前記指示部６からノード２０
．２１の各演算をそれぞれステップ［２コに割り当て変
更するべく ＄　ＡＳＳＩＧＮ　２０．２１　　ｔｏ　　２；Ｓ　　
Ｃ０ＮＴ。

なるコマンドを入力すると、このＡＳＳＩＧＮコマンド
を受けて前記実行制御部３はスケジューリング結果記憶
部４の記憶内容、および前記ノードの集合ＯＰの要素ｏ
ｐｌをそれぞれ変更する。

尚、このＡＳＳＩＧＮコマンドによる変更指示は、例え
ば割り当て終了したステップが［ｋ］であるとき、［ｋ
＋１］　までのステップまでを可とすると云うように制
限される。またＡＳＳＩＧＮコマンドにより演算ｏｐに
対して上記ステップ［ｋ＋１］が指定された際、既にス
テップ［ｋ＋１］　に割り当てられた演算ｏｐ′　との
間にフロー違反が生じるような場合、具体的にはノード
ｏｐからノードＯｐ′　に向かうバスが存在するような
場合、これを制約違反と看做して前記制約違反検出部７
にて検出する。そして前記実行制御部３にて、上記演算
ｏｐ’をスケジューリングかなされていないものとし、
該当するスケジューリング無っかを前記スケジューリン
グ結果記憶部４から除去すると共に、これを前述した未
スケジューリングの集合ＯＰの要素として、その先頭に
再登録する。

またこのようなケース以外の演算フローに違反するアサ
イン指示が与えられた場合、例えばノードｌからノード
ｊ　（ｊ≠ｉ）に向かうパスが存在し、ノードｉに割り
当てようとするステップがノードｊに割り当てられたス
テップよりも遅れるような割り当て変更指示が与えられ
たような場合には、これを前記制約違反検出部７にて検
出し、警告メツセージ等を表示出力する。そして実行制
御部３ではその入力指示を無視し、ＡＳＳＩＧＮコマン
ドの実行は行わない。

さて前述したＡＳＳＩＧＮコマンドの入力によってノー
ド２０，２１の各演算をそれぞれステップ［２］に割り
当て変更すると、これに伴って前記スケジューリング結
果記憶部４の内容が修正変更される。

その後、Ｃ０ＮＴコマンドに従って前述したスケジュー
リング処理か再開される。

すると前記前記ノードの集合ＯＰからその要素ａｐｌと
して上記ノード２０．２Ｌが順に取り出され、前述した
アルゴリズムに従って、例えばノード２０゜２１の演算
がスケジューリングステップ［２］にそれぞれ割り当て
られる。そしてその他のノードについても同様にしてス
ケジューリングステップ［２］への割り当てが行われ、
ノード２８に対してスケジューリングステップが［３］
として割り当てられた時点で前述した５ＴＯＰコマンド
により再度スケジューリング処理が中断される。この結
果、この例では、スケジューリングステップ［２］に割
り当てられるノードが ノード２３．２０．２１．２６ となり、前記スケジューリング表示部５によりそのスケ
ジューリング状況が、例えば第６図に示すようにデイス
プレィ表示される。この場合、その表示画面上にはステ
ップ［２コまでのスケジューリングか行われたことを示
す破線が表示される。

またこの時点では、前記スケジューリング結果記憶部４
には、第７図に示すようなスケジューリング結果が格納
されることになる。

ここで設計者が第７図に示すようなステップ［２コまで
のスケジューリング結果（有向グラフ）をモニタし、例
えばステップ［２］に割り当てられたノード２１の乗算
処理をステップ〔３コに移し、全体として必要とする乗
算器の数を２個に削減することを考えた場合には、例え
ば前記指示部６から次のようなコマンドを入力すること
になる。

＄　　ＡＳＳＩＧＮ　　２１　　ｔｏ　　３；＄　　Ｄ
ＥＬＥＴＥ； Ｓ　　Ｃ０ＮＴ。

すると実行制御部３は上記ＡＳＳＩＧＮコマンドに従っ
て前記スケジューリング結果記憶部４の内容を変更し、
次のＤＥＬＥＴＥコマンドに従い、先に記憶されていた
中断点の情報を削除する。この結果、前記スケジューリ
ング実行部２は次のＣ０ＮＴコマンドに従い、前述した
ノードの集合ＯＰから次の要素としてノード２４．２５
．３１を順に取り出し、これらの各ノード２４，２５．
３１に対してそれぞれスケジューリングを実行する。

以上のようなスケジューリング過程により、最終的には
第８図に示すようなスケジューリング結果を得、これを
デイスプレィ表示する。そしてそのスケジューリング結
果は、第９図に示すようにしてスケジューリング結果記
憶部４に求められることになる。

このようにこの実施例装置によれば、５ＴＯＰコマンド
により１ステップ分のスケジューリングが行われる都度
、その処理が中断されてその時点までのスケジューリン
グ結果がデイスプレィ表示される。しかしてこのデイス
プレィ表示されたスケジューリング結果Ｃ途中結果）に
対して修正を施す場合には前述したＡＳＳＩＧＮコマン
ドを用いてその修正指示が行われる。

するとこのＡＳＳＩＧＮコマンドの入力を受けて、先ず
演算フローの制約違反がないか否かが調べられ、制約違
反がないことを条件としてスケジューリング結果の修正
が行われる。その後、Ｃ０ＮＴコマンドに従って上述し
たスケジューリング処理が継続再開される。

従ってこのように構成された装置によれば、ハードウェ
ア設計者は、予めスケジューリング処理を中断すべき条
件を設定しておくことで、その時点までのスケジューリ
ングの状況をモニタリングすることができる。そして意
に沿わないスケジューリング結果が得られているような
場合には、その時点でスケジューリング結果の修正を指
示し、実際の資源を配慮してスケジューリング過程に修
正を加えながら所望とする（意図する）スケジューリン
グ結果（ハードウェア構成）を容易に求めることが可能
となる。

ところで上述した実施例では、指示部６からの指示に基
づき実行制御部３の制御の下で設計者が着目したステッ
プでスケジューリング処理を中断するものとした。しか
し設計者が注目する演算の種別を指定し、その演算がス
ケジューリングされた時点でその処理を中断するように
しても良い。

或いは１つのステップに割り当てられた演算数等のコス
ト関数ｆを考え、そのコスト関数が所定の閾値Ｍを越え
た時点でスケジューリング処理を中断させるようにして
も良い。

また先の一実施例では、スケジューリングが中断された
とき、或いは終了した時点でそのスケジューリング結果
を有向グラフとしてデイスプレィ表示するようにしたが
、例えば指定された演算ノードに対して割り当てられた
ステップだけを表示するようにすることも可能である。

この場合、その演算ＩＤを指示部６から指示入力し得る
ようにしておけば良い。更には指示部６から成る演算Ｏ
ｐに対するスケジューリングの変更を指示した場合、そ
の演算ｏｐ以下のサブグラフにおいて既にスケジューリ
ングされているものがあれば、これらの要素をノードの
集合ＯＰに戻し、これらのノードに対しても再度スケジ
ューリングを行うようにすることも可能である。

また第１０図に示すようにスケジューリング処理の実行
仮定を履歴として記憶する実行履歴記憶部８を設け、こ
の履歴を適宜実行履歴表示部９にて表示し得るように装
置を構成することもできる。

このような装置構成を採用すれば、例えばスケジューリ
ング実行履歴中の最近のｎ個の履歴をキャンセルし、そ
のキャンセル部分に遡ってスケジューリングのやり直し
を容易に行うことが可能となる。つまりスケジューリン
グの処理過程を遡ることにより、他の方路を見出しなが
らスケジューリング処理を進めることが可能となる。

また前記スケジューリング結果記憶部４に複数種のスケ
ジューリング候補を記憶し得るようにし、スケジューリ
ングが中断された時点に別のスケジューリング候補を随
時水めるようにしても良い。

このような構成を採用すれば、その都度、スケジューリ
ング処理をやり直すことなく、途中の適当な段階までス
ケジューリング過程を遡るだけで、より良いスケジュー
リング結果を導き出すことが可能となる。

またスケジューリングの実行アルゴリズムとして前述し
たＡＳＡＰスケジューリングのみならず、例えばそのス
テップ数がＡＳＡＰよりも多くならないようにスケジュ
ーリングを進めるＡＬＡＰ等のスケジューリングψアル
ゴリズムを採用することも可能である。またスケジュー
リングとデーバスの割り当てを並行して進めるようなア
ルゴリズムを採用することも可能である。その他、本発
明はその要旨逸脱しない範囲で種々変形して実施するこ
とができる。

［発明の効果コ 以上説明したように本発明によれば、スケジューリング
実行部にて自動的に行われる演算フローに対するスケジ
ューリング処理を、その処理途中の段階で適宜中断させ
、その時点までに成されているスケジューリング結果を
適宜修正することが可能となる。この結果、ハードウェ
ア資源に対する制約等を配慮しながら設計者の意図を反
映させて演算に対するスケジューリングを行わせ、所望
とするスケジューリング結果を得ることが可能となる。

しかも簡易に、且つ効率的にスケジューリング処理を支
援し、設計者の意図したスケジューリング結果を得るこ
とを可能とする等の実用上多大なる効果が奏せられる。

【図面の簡単な説明】

図は本発明の実施例に係る演算スケジューリング支援装
置について示すもので、第１図は実施例装置の概略構成
を示すブロック図、第２図は演算フローを示す有向グラ
フの例を示す図、第３図はスケジューリング処理を実行
する為の処理アルゴリズムの例を示す図、第４図乃至第
９図はスケジューリング処理過程におけるスケジューリ
ング結果の表示例とその情報記憶状態を段階的に示す図
、第１０図は本発明の別の実施例を示す概略構成図であ
る。 １・・・演算フロー記憶部、 ２・・・スケジューリング実行部、 ３・・・実行制御部、 ４・・・スケジューリング結果記憶部、５・・・スケジ
ューリング表示部、 ６・・・指示部、 ７・・・制約違反検出部、 訃・・実行履歴記憶部、 ９・・・実行履歴表示部。

Claims (5)

【特許請求の範囲】
1. （１）演算の実行フローを記憶する演算フロー記憶手段
   と、この演算フロー記憶手段に記憶された演算の実行ス
   ケジュールを決定するスケジューリング実行手段と、こ
   のスケジューリング実行手段によるスケジューリング過
   程を制御する実行制御手段と、前記スケジューリング実
   行手段により求められたスケジューリング結果を記憶す
   るスケジュール記憶手段と、操作者の指示を受けて前記
   スケジューリング実行手段によるスケジューリングの実
   行を中断した後、前記操作者の指示に応じたスケジュー
   リングを行なわせる指示手段とを具備したことを特徴と
   する演算スケジューリング支援装置。
2. （２）指示手段は、指示されたスケジューリングに対す
   る制約違反を検出する為の制約違反検出手段を備えてい
   ることを特徴とする請求項（１）に記載の演算スケジュ
   ーリング支援装置。
3. （３）請求項（１）に記載の演算スケジューリング支援
   装置において、 スケジューリング実行手段によるスケジューリング過程
   の履歴を記憶する履歴記憶手段を備えたことを特徴とす
   る演算スケジューリング支援装置。
4. （４）実行制御手段は、前記指示手段によるスケジュー
   リングの中断後、前記スケジュール記憶手段に記憶され
   たスケジューリング結果を、前記指示手段により指定さ
   れた演算についてスケジューリング実行前の状態に戻す
   ことを特徴とする請求項（１）に記載の演算スケジュー
   リング支援装置。
5. （５）実行制御手段は、前記指示手段によるスケジュー
   リングの中断後、前記履歴記憶手段に記憶された履歴番
   号に示されるスケジューリング過程以前のスケジューリ
   ング状態に戻すことを特徴とする請求項（３）に記載の
   演算スケジューリング支援装置。