JPH03278735A - ポインタ処理回路 - Google Patents
ポインタ処理回路Info
- Publication number
- JPH03278735A JPH03278735A JP2079485A JP7948590A JPH03278735A JP H03278735 A JPH03278735 A JP H03278735A JP 2079485 A JP2079485 A JP 2079485A JP 7948590 A JP7948590 A JP 7948590A JP H03278735 A JPH03278735 A JP H03278735A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- pointer
- frame
- value
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、同期ディジタルハイアラーキによる通信網
を構成するデータ通信装置のポインタ処理回路に関する
ものである。
を構成するデータ通信装置のポインタ処理回路に関する
ものである。
第５図は例えば山下他、「ＮＮＩ信号処理に関する一検
肘」、電子情報通信学会１９８９秋季大会論文集Ｂ−３
３２に示された従来のポインタ処理回路の構成を示すブ
ロック図であり、図において、１は受信データのフレー
ム同期位相を示すフレームパルスにより計数を開始し、
同期フレームの固定長を周期として第６図に示す範囲の
計数を続け、制御パルスを出力するフレームカウンタ、
２は前記フレームカウンタ１の計数値が所定の値に達し
たとき（受信データのポインタ値を読み込むとき）に計
数を開始し、第６図に示す範囲を計数するアドレスカウ
ンタ、３は受信データのポインタ値（情報ベイロードの
先頭位置を示すアドレス）を格納するポインタ記憶回路
、４は前記アドレスカウンタ２の計数値と前記ポインタ
記憶回路３に格納されたポインタ値を比較して、一致し
たときにリセットパルスを出力する比較回路、５は前記
比較回路４が出力したリセットパルスにより計数を開始
し、第６図に示す範囲の情報ベイロードの固定長を周期
として計数するベイロードカウンタ、６は前記ベイロー
ドカウンタ５が巡回してＯの値となる状態を検出して情
報ベイロードの先頭位置を示すパルスを出力する０検出
回路である。
肘」、電子情報通信学会１９８９秋季大会論文集Ｂ−３
３２に示された従来のポインタ処理回路の構成を示すブ
ロック図であり、図において、１は受信データのフレー
ム同期位相を示すフレームパルスにより計数を開始し、
同期フレームの固定長を周期として第６図に示す範囲の
計数を続け、制御パルスを出力するフレームカウンタ、
２は前記フレームカウンタ１の計数値が所定の値に達し
たとき（受信データのポインタ値を読み込むとき）に計
数を開始し、第６図に示す範囲を計数するアドレスカウ
ンタ、３は受信データのポインタ値（情報ベイロードの
先頭位置を示すアドレス）を格納するポインタ記憶回路
、４は前記アドレスカウンタ２の計数値と前記ポインタ
記憶回路３に格納されたポインタ値を比較して、一致し
たときにリセットパルスを出力する比較回路、５は前記
比較回路４が出力したリセットパルスにより計数を開始
し、第６図に示す範囲の情報ベイロードの固定長を周期
として計数するベイロードカウンタ、６は前記ベイロー
ドカウンタ５が巡回してＯの値となる状態を検出して情
報ベイロードの先頭位置を示すパルスを出力する０検出
回路である。
次に動作について説明する。
マスフレームパルスが入力されると７レームカウンタ１
は計数を開始し、アドレスカウンタ２及びポインタ記憶
回路３に制御パルスを出力する。
は計数を開始し、アドレスカウンタ２及びポインタ記憶
回路３に制御パルスを出力する。
アドレスカウンタ２は前記フレームカウンタの計数値が
所定の値に達すると計数を開始し、該計数値と前記ポイ
ンタ記憶回路３に格納される受信データのポインタ値と
を比較回路４が比較して、−致したときにベイロードカ
ウンタ５にリセットパルスを出力する。ベイロードカウ
ンタ５は前記リセットパルスを入力することで、以後情
報ベイロードの固定長を周期として計数を開始し、０検
出回路６が該ベイロードカウンタ５の計数値が０に巡回
したことを検出して、情報ベイロードの先頭位置を示す
パルスを出力する。
所定の値に達すると計数を開始し、該計数値と前記ポイ
ンタ記憶回路３に格納される受信データのポインタ値と
を比較回路４が比較して、−致したときにベイロードカ
ウンタ５にリセットパルスを出力する。ベイロードカウ
ンタ５は前記リセットパルスを入力することで、以後情
報ベイロードの固定長を周期として計数を開始し、０検
出回路６が該ベイロードカウンタ５の計数値が０に巡回
したことを検出して、情報ベイロードの先頭位置を示す
パルスを出力する。
従って、従来のポインタ処理回路は計数範囲の異なる３
種類の力、ウンタにより情報ベイロードの先頭位置を識
別するようになりている。
種類の力、ウンタにより情報ベイロードの先頭位置を識
別するようになりている。
従来のポインタ処理回路は以上のように構成されている
ので、同期フレーム内に多重化される情報ヘイロード数
が増加するに連れて、アドレスカウンタ及びベイロード
カウンタの制御が複雑になる。また、ベイロードカウン
タ、ポインタ記憶回路、比較回路、及びＯ検出回路の各
構成要素を、多重化され−る情報ベイロードと同数必要
とするので回路規模が増大するとい５課題があった。
ので、同期フレーム内に多重化される情報ヘイロード数
が増加するに連れて、アドレスカウンタ及びベイロード
カウンタの制御が複雑になる。また、ベイロードカウン
タ、ポインタ記憶回路、比較回路、及びＯ検出回路の各
構成要素を、多重化され−る情報ベイロードと同数必要
とするので回路規模が増大するとい５課題があった。
この発明は上記のような課題を解消するためになされた
もので、前記各構成要素の機能を一種類のカウンタのみ
で実現し、回路規模の小さいポインタ処理回路を得るこ
とを目的とする。
もので、前記各構成要素の機能を一種類のカウンタのみ
で実現し、回路規模の小さいポインタ処理回路を得るこ
とを目的とする。
この発明に係るポインタ処理回路は、フレームパルスを
入力して、同期フレームの固定長を周期として計数を開
始する７レームカクンタから出力される制御パルスに従
って、オフセットカウンタにより基準位相の位置で読み
込んだ受信データのポインタ値から情報ベイロードの固
定長を周期としたダウンカウントを開始し、以後、この
情報ベイロードの固定長を周期としてダウンカウントを
繰り返して、０検出回路によって前記オフセットカウン
タが巡回してＯの値となる状態を検出するようにしたも
のである。
入力して、同期フレームの固定長を周期として計数を開
始する７レームカクンタから出力される制御パルスに従
って、オフセットカウンタにより基準位相の位置で読み
込んだ受信データのポインタ値から情報ベイロードの固
定長を周期としたダウンカウントを開始し、以後、この
情報ベイロードの固定長を周期としてダウンカウントを
繰り返して、０検出回路によって前記オフセットカウン
タが巡回してＯの値となる状態を検出するようにしたも
のである。
この発明におゆるポインタ処理回路は、オフセットカウ
ンタが基準位相の位置で受信データのポインタ値を読み
込み、このポインタ値かう情報ベイロードの固定長を周
期としたダウンカウントを開始するようにしたので、０
検出回路で前記オフセットカウンタが巡回して０の値と
なる状態を検出することにより情報ベイロードの先頭位
置を識別する。
ンタが基準位相の位置で受信データのポインタ値を読み
込み、このポインタ値かう情報ベイロードの固定長を周
期としたダウンカウントを開始するようにしたので、０
検出回路で前記オフセットカウンタが巡回して０の値と
なる状態を検出することにより情報ベイロードの先頭位
置を識別する。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例によるポインタ処理回路の
構成を示すブロック図であり、従来のポインタ処理回路
（第５図）と同−又は相当部分には同一符号を付して説
明を省略する。
構成を示すブロック図であり、従来のポインタ処理回路
（第５図）と同−又は相当部分には同一符号を付して説
明を省略する。
図において、７はフレームカウンタ１から出力される制
御パルスに従りて、基準位相の位置で受信データのポイ
ンタ値を読み込み、このポインタ値から情報ベイロード
の固定長を周期としたダウンカウントを開始するオンセ
ットカウンタである。
御パルスに従りて、基準位相の位置で受信データのポイ
ンタ値を読み込み、このポインタ値から情報ベイロード
の固定長を周期としたダウンカウントを開始するオンセ
ットカウンタである。
また、図中、ａは受信データのフレーム同期位相を示す
フレームパルス、ｂは受信データ、Ｃはオフセットカウ
ンタの計数値、ｄは情報ベイロードの先頭位置を示すパ
ルスである。
フレームパルス、ｂは受信データ、Ｃはオフセットカウ
ンタの計数値、ｄは情報ベイロードの先頭位置を示すパ
ルスである。
また、第２図は各カウンタの計数範囲を示す。
次に動作について第３図の各部のタイミングチャートを
用いて説明する。なお、受信データのポインタ値は６で
、同期フレーム内で情報ベイロードの先頭はアドレス６
の位置に配置されているものとする。フレームパルスａ
により計数を開始したフレームカウンタ１から出力され
る制御パルスに従って、オフセットカウンタ７は受信デ
ータｂのポインタ値を基準位相の位置（図中、アドレス
０の位置）で読み込み、該ポインタ値からダウンカウン
トする。従って、情報ベイロードの先頭位置（アドレス
６）でオフセットカウンタ７の計数値ＣはＯとなり、こ
の計数値が０検出回路６で検出され、情報ベイロードの
先頭位置を示すパルスｄが出力される。オフセットカウ
ンタ７は一旦先頭位置が識別されると、以後情報ベイロ
ードの固定長を周期として計数（ダウンカウント）を続
け。
用いて説明する。なお、受信データのポインタ値は６で
、同期フレーム内で情報ベイロードの先頭はアドレス６
の位置に配置されているものとする。フレームパルスａ
により計数を開始したフレームカウンタ１から出力され
る制御パルスに従って、オフセットカウンタ７は受信デ
ータｂのポインタ値を基準位相の位置（図中、アドレス
０の位置）で読み込み、該ポインタ値からダウンカウン
トする。従って、情報ベイロードの先頭位置（アドレス
６）でオフセットカウンタ７の計数値ＣはＯとなり、こ
の計数値が０検出回路６で検出され、情報ベイロードの
先頭位置を示すパルスｄが出力される。オフセットカウ
ンタ７は一旦先頭位置が識別されると、以後情報ベイロ
ードの固定長を周期として計数（ダウンカウント）を続
け。
この計数値ＣがＯに巡回したときに情報ベイロードの先
頭位置が識別できる。また、異なる新たなポインタ値を
読み込んだ場合には、そのポインタ値に対応する位置で
オフセットカウンタ７の計数値がＯの値となるようにこ
のポインタ値から情報ベイロードの固定長を周期とした
ダウンカウントを開始することで、新たな情報ベイロー
ドの最初の先頭位置を識別する。
頭位置が識別できる。また、異なる新たなポインタ値を
読み込んだ場合には、そのポインタ値に対応する位置で
オフセットカウンタ７の計数値がＯの値となるようにこ
のポインタ値から情報ベイロードの固定長を周期とした
ダウンカウントを開始することで、新たな情報ベイロー
ドの最初の先頭位置を識別する。
なお、上記実施例では、フレームカウンタ１を受信デー
タのフレーム同期位相を示すフレームパルスにより計数
を開始するように構成したが、第４図に示すように、フ
レーム同期回路８内の７レームカウンタと共用してもよ
く、また、受信データがマルチフレーム構成となってい
る場合でも、７レームカウンタの替わりにマルチフレー
ムカウンタを用いても同様の効果を奏する。
タのフレーム同期位相を示すフレームパルスにより計数
を開始するように構成したが、第４図に示すように、フ
レーム同期回路８内の７レームカウンタと共用してもよ
く、また、受信データがマルチフレーム構成となってい
る場合でも、７レームカウンタの替わりにマルチフレー
ムカウンタを用いても同様の効果を奏する。
以上のようにこの発明によれば、オフセットカウンタで
基準位相の位置で読み込んだ受信データのポインタ値か
ら情報ベイロードの固定長を周期としたダウンカウント
を開始し、０検出回路で前記オフセットカウンタが巡回
して０の値となる状態を検出するようにしたので、二種
類のカウンタで情報ベイロードの先頭位置を識別できる
とともに、回路規模の小さいポインタ処理回路が得られ
る効果がある。
基準位相の位置で読み込んだ受信データのポインタ値か
ら情報ベイロードの固定長を周期としたダウンカウント
を開始し、０検出回路で前記オフセットカウンタが巡回
して０の値となる状態を検出するようにしたので、二種
類のカウンタで情報ベイロードの先頭位置を識別できる
とともに、回路規模の小さいポインタ処理回路が得られ
る効果がある。
第１図はこの発明の一実施例によるポインタ処理回路の
構成を示すブロック図、第２図はこの発明における各カ
ウンタの計数範囲を示す図、第３図はこの発明によるポ
インタ処理回路の動作を説明するタイミングチャート、
第４図はこの発明の他の実施例によるポインタ処理回路
の構成を示すブロック図、第５図は従来のポインタ処理
回路の構成を示すブロック図、第６図は従来のポインタ
処理回路における各カウンタの計数範囲を示す図である
。 図において、１はフレームカウンタ、６はＯ検出回路、
７はオフセットカウンタである。 なお、図中、同一符号は同一 又は相当部分を示す。
構成を示すブロック図、第２図はこの発明における各カ
ウンタの計数範囲を示す図、第３図はこの発明によるポ
インタ処理回路の動作を説明するタイミングチャート、
第４図はこの発明の他の実施例によるポインタ処理回路
の構成を示すブロック図、第５図は従来のポインタ処理
回路の構成を示すブロック図、第６図は従来のポインタ
処理回路における各カウンタの計数範囲を示す図である
。 図において、１はフレームカウンタ、６はＯ検出回路、
７はオフセットカウンタである。 なお、図中、同一符号は同一 又は相当部分を示す。
Claims (1)
- 同期フレーム内で浮動する情報ベイロードの位相を受
信データのポインタ値により識別するポインタ処理回路
において、前記受信データのフレーム同期位相を示すフ
レームパルスにより計数を開始し、前記同期フレームの
固定長を周期として制御パルスを出力するフレームカウ
ンタと、前記フレームカウンタが出力する制御パルスに
従って、基準位相の位置で受信データのポインタ値を読
み込み、該ポインタ値から前記情報ベイロードの固定長
を周期としたダウンカウントを開始するオフセットカウ
ンタと、前記オフセットカウンタが巡回して０の値とな
る状態を検出して前記情報ベイロードの先頭位置を示す
パルスを出力する０検出回路とを備えたことを特徴とす
るポインタ処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2079485A JPH0771058B2 (ja) | 1990-03-28 | 1990-03-28 | ポインタ処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2079485A JPH0771058B2 (ja) | 1990-03-28 | 1990-03-28 | ポインタ処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03278735A true JPH03278735A (ja) | 1991-12-10 |
| JPH0771058B2 JPH0771058B2 (ja) | 1995-07-31 |
Family
ID=13691200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2079485A Expired - Lifetime JPH0771058B2 (ja) | 1990-03-28 | 1990-03-28 | ポインタ処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0771058B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471476A (en) * | 1991-06-05 | 1995-11-28 | Fujitsu Limited | Synchronous payload pointer processing system in digital data transmission network |
-
1990
- 1990-03-28 JP JP2079485A patent/JPH0771058B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471476A (en) * | 1991-06-05 | 1995-11-28 | Fujitsu Limited | Synchronous payload pointer processing system in digital data transmission network |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0771058B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6008672A (en) | Input signal reading circuit having a small delay and a high fidelity | |
| US3978285A (en) | Frame synchronizing device | |
| JPS63182729A (ja) | 入力回路 | |
| JPH03278735A (ja) | ポインタ処理回路 | |
| JP2625249B2 (ja) | フレーム検出回路 | |
| US11695399B2 (en) | Digital timer delay line with sub-sample accuracy | |
| JP3125910B2 (ja) | 同期取り込み回路 | |
| EP4387259A1 (en) | Row selector for event readout | |
| SU613326A1 (ru) | Устройство дл обработки цифровых данных | |
| JP2982194B2 (ja) | 画像信号演算装置 | |
| JP2944549B2 (ja) | セル処理回路 | |
| JPH11266237A (ja) | 位相差監視回路 | |
| JP3120594B2 (ja) | 同期信号検出装置 | |
| JP3195801B2 (ja) | ディジタルカウンタ装置 | |
| JP2804406B2 (ja) | パルス測定装置 | |
| SU1704146A1 (ru) | Устройство дл выделени кадрового синхронизирующего слова | |
| KR100431748B1 (ko) | 수직 동기신호 검출기 | |
| JP2596207B2 (ja) | 半導体記憶装置 | |
| JPH0552972A (ja) | 頻度分布測定回路 | |
| JP2003294874A (ja) | 時間計測装置 | |
| JPS62262275A (ja) | 磁気カ−ドリ−ダ | |
| JPH0491514A (ja) | 検出スイッチ | |
| JP2001144616A (ja) | 逐次比較型ａ／ｄコンバータ | |
| JPH02180442A (ja) | 多重同期回路 | |
| JPH0557932U (ja) | 同期カウンタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070731 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090731 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100731 Year of fee payment: 15 |