JPH03278711A - M系列擬似ランダムパターン発生回路 - Google Patents
M系列擬似ランダムパターン発生回路Info
- Publication number
- JPH03278711A JPH03278711A JP2080226A JP8022690A JPH03278711A JP H03278711 A JPH03278711 A JP H03278711A JP 2080226 A JP2080226 A JP 2080226A JP 8022690 A JP8022690 A JP 8022690A JP H03278711 A JPH03278711 A JP H03278711A
- Authority
- JP
- Japan
- Prior art keywords
- mrp
- mrps
- initial value
- signals
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、m倍に多重化したM系列擬似ランダムパタ
ーン(以下、MRPという。)発生回路についてのもの
である。
ーン(以下、MRPという。)発生回路についてのもの
である。
[従来の技術]
次に、従来技術によるMRP発生回路の構成を第4図に
より説明する。
より説明する。
第4図の1はn段のシフトレジスタ(以下、SRという
。)、2は排他的論理和(以下、EX○Rという。)ゲ
ート、3は出力、10はクロック信号である。
。)、2は排他的論理和(以下、EX○Rという。)ゲ
ート、3は出力、10はクロック信号である。
第4図はn段のSRIにEXORゲート2で帰還をかけ
た回路であり、高速なMRPを発生するためには、SR
Iを高速なりロック信号10で動作させればよい。
た回路であり、高速なMRPを発生するためには、SR
Iを高速なりロック信号10で動作させればよい。
[発明が解決しようとする課M]
第4図では、MRP発生回路を構成する素子の性能で最
高動作速度が決まり、それ以上の高速化は図れないとい
う問題がある。
高動作速度が決まり、それ以上の高速化は図れないとい
う問題がある。
この発明は、1 / mのクロック速度で動作する互い
に一定の時間関係をもつm本の同じMRP発生回路を並
列に接続し、これを多重することで、高速なMRPを発
生することを目的とする。
に一定の時間関係をもつm本の同じMRP発生回路を並
列に接続し、これを多重することで、高速なMRPを発
生することを目的とする。
[課題を解決するための手段]
この目的を達成するために、この発明では、SRとEX
ORゲートで構成されるm本のMRPを並列に接続し、
前記MRPのパターン周期がそれぞれ360°のとき、
前記MRPの信号間の時間関係をΔθ=360°/mに
設定し、前記MRPの初期値をΔθずつずれたデータに
設定する。
ORゲートで構成されるm本のMRPを並列に接続し、
前記MRPのパターン周期がそれぞれ360°のとき、
前記MRPの信号間の時間関係をΔθ=360°/mに
設定し、前記MRPの初期値をΔθずつずれたデータに
設定する。
次に、この発明によるMRP発生回路の構成を第1図に
より説明する。
より説明する。
第1図の11−21−31−41はn段の5R112・
22・32・42はEXORゲート、13・23・33
・43は設定回路、14・24・34・44は設定信号
、15・25・35・45は出力である。
22・32・42はEXORゲート、13・23・33
・43は設定回路、14・24・34・44は設定信号
、15・25・35・45は出力である。
11・12・13で第1のMRPを構成し、21・22
・23で第2のMRPを構成し、31・32・33で第
3のMRPを構成し、41・42・43で第4のMRP
を構成する。第1図では4本のMRPを並列に接続して
いる場合を例示している。
・23で第2のMRPを構成し、31・32・33で第
3のMRPを構成し、41・42・43で第4のMRP
を構成する。第1図では4本のMRPを並列に接続して
いる場合を例示している。
5R11・21・31・41は、クロック信号10で動
作する。
作する。
[作用]
第1のMRP、第2のMRP、第3のMRP及び第4の
MRPの信号間の時間関係は、各MRPのパターン周期
を360°とした場合、Δθ:360゜/4で与えられ
る。このような時間関係をそれぞれもつように、SR1
1・21・31・41に設定信号14・24・34・4
4で初期値を設定する。
MRPの信号間の時間関係は、各MRPのパターン周期
を360°とした場合、Δθ:360゜/4で与えられ
る。このような時間関係をそれぞれもつように、SR1
1・21・31・41に設定信号14・24・34・4
4で初期値を設定する。
これにより、出力15・25・35・45からは、それ
ぞれΔθずつずれた時間関係をもつMRPが出ていく。
ぞれΔθずつずれた時間関係をもつMRPが出ていく。
一般的にいえば、m個のMRP発生回路を並列に接続し
、前記MRPのパターン周期がそれぞれ360°のとき
、前記MRPの信号間の時間関係をΔθ=360°/m
に設定し、前記MRPの初期値を7θずつずれたデータ
に設定する。
、前記MRPのパターン周期がそれぞれ360°のとき
、前記MRPの信号間の時間関係をΔθ=360°/m
に設定し、前記MRPの初期値を7θずつずれたデータ
に設定する。
[実施例コ
次に、第1図の第1のMRPの実施例の構成図を第2図
により説明する。
により説明する。
第2図は7段のMRP発生回路であり、パターン長が2
7−1の場合の例である。
7−1の場合の例である。
第2図はOR1〜OR7、FFI〜FF7、EXOR1
2、セレクタ16で構成されている。
2、セレクタ16で構成されている。
D1〜D7は入力データである。セレクタ16はクロッ
ク信号10か書き込み信号18かを選択し、第1図のS
RI 1を構成するFFI〜FF7のクロック入力に入
力される。
ク信号10か書き込み信号18かを選択し、第1図のS
RI 1を構成するFFI〜FF7のクロック入力に入
力される。
5RIIへ初期値を設定するときは、FFI〜FF7の
リセット入力端子にリセット信号19を与えることでF
FI〜FF7の出力をクリアし、OR1〜OR7人力の
片側をrLJにする。
リセット入力端子にリセット信号19を与えることでF
FI〜FF7の出力をクリアし、OR1〜OR7人力の
片側をrLJにする。
次に、D1=D7に初期値を送り、セレクタ16へのセ
レクタ信号17で選択された書き込み信号18によって
FFI〜FF7を設定する。
レクタ信号17で選択された書き込み信号18によって
FFI〜FF7を設定する。
パターン発生時は、D1〜D7をrLJにし、セレクタ
16がセレクタ信号17でクロック信号10を選択する
ことで、SRI 1として動作し、7段のMRPを発生
する。
16がセレクタ信号17でクロック信号10を選択する
ことで、SRI 1として動作し、7段のMRPを発生
する。
初期値の設定方法としてFFのセント入力、リセット入
力を用いてもよい。
力を用いてもよい。
第2図をm個用意すれば、m本並列に7段のMRPを取
り出すことができる。
り出すことができる。
このとき、各MRP発生回路に設定する初期値をA O
= 360’ / mずつずれたデータとすれば、m本
の出力データは、それぞれm周期ずつずれたm多重用の
MRPとなる。
= 360’ / mずつずれたデータとすれば、m本
の出力データは、それぞれm周期ずつずれたm多重用の
MRPとなる。
次に、m = 4のときの7段のMRP発生回路への初
期値設定例を第3図により説明する。
期値設定例を第3図により説明する。
m = 4のときは、Δθ=360°/4=90°にな
る。パターンで表すと2.dP=2’ /4=32なの
で、多重用として32パターンずつずれたデータを出力
する。そのためには、各SRに32パターンずつずれた
出力をするときのSRの内部状態を設定すればよい。
る。パターンで表すと2.dP=2’ /4=32なの
で、多重用として32パターンずつずれたデータを出力
する。そのためには、各SRに32パターンずつずれた
出力をするときのSRの内部状態を設定すればよい。
次に、m=4のときのSRの内部状態設定例を第3図に
より説明する。
より説明する。
第3図の上段はパターン番号であり、第3図では10番
から120番までが例示されている。
から120番までが例示されている。
第3図の下段は7段のMRPであり、第3図では初期値
1から初期値4までが例示されている。
1から初期値4までが例示されている。
初期値1から初期値2までは32パターンであり、以下
、同じように32パターンずつずれていMRP発生回路
はSRで構成されているので、内部状態はM系列より求
められる。第3図のように初期値1を選べば、初期値2
〜4はそれぞれ32パターン離れた7パターンとなる。
、同じように32パターンずつずれていMRP発生回路
はSRで構成されているので、内部状態はM系列より求
められる。第3図のように初期値1を選べば、初期値2
〜4はそれぞれ32パターン離れた7パターンとなる。
[発明の効果コ
この発明によれば、m本のMRPを並列に接続し、前i
1dMRPのパターン周期がそれぞれ360゜のとき、
前記MRPの信号間の時間関係をΔθ=360°/mに
設定し、前記MRPの初期値をΔ0ずつず九たデータに
設定しているので、次のような効果がある。
1dMRPのパターン周期がそれぞれ360゜のとき、
前記MRPの信号間の時間関係をΔθ=360°/mに
設定し、前記MRPの初期値をΔ0ずつず九たデータに
設定しているので、次のような効果がある。
げ)MRP発生回路の並列数の増減と、設定する初期値
の変更で多重度を容易に増減できる。
の変更で多重度を容易に増減できる。
(()SRに初期値を設定できるMRP回路をユニット
化し、多重度に対して汎用的な使い方ができる。
化し、多重度に対して汎用的な使い方ができる。
第1図はこの発明によるMRP発生回路の構成図、第2
図は第1図の第1のMRPの実施例の構成図、第3図は
m = 4のときのSRの内部状態設定例を示す図、第
4図は従来技術によるMRP発生回路の構成図である。 10・・・・・・クロック信号、11・21・31・4
1・・・・・・SR(シフトレジスタ)、12・22・
32・42・・・・・・EXOR(排他的論理和)ゲー
ト、13・23・33・43・・・・・・設定回路、1
4・24・34・44・・・・・・設定信号、15・2
5・35・45・・・・・・出力、 16・・・・・・
セレクタ、17・・・・・・セレクタ信号、18・・・
・・・書き込み信号、19・・・・・・リセット信号。
図は第1図の第1のMRPの実施例の構成図、第3図は
m = 4のときのSRの内部状態設定例を示す図、第
4図は従来技術によるMRP発生回路の構成図である。 10・・・・・・クロック信号、11・21・31・4
1・・・・・・SR(シフトレジスタ)、12・22・
32・42・・・・・・EXOR(排他的論理和)ゲー
ト、13・23・33・43・・・・・・設定回路、1
4・24・34・44・・・・・・設定信号、15・2
5・35・45・・・・・・出力、 16・・・・・・
セレクタ、17・・・・・・セレクタ信号、18・・・
・・・書き込み信号、19・・・・・・リセット信号。
Claims (1)
- 【特許請求の範囲】 1、シフトレジスタと排他的論理和回路ゲートで構成さ
れるm本のMRPを並列に接続し、前記MRPのパター
ン周期がそれぞれ360°のとき、前記MRPの信号間
の時間関係を Aθ=360°/mに設定し、 前記MRPの初期値をΔθずつずれたデー タに設定することを特徴とするM系列擬似ランダムパタ
ーン発生回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2080226A JPH03278711A (ja) | 1990-03-28 | 1990-03-28 | M系列擬似ランダムパターン発生回路 |
BE9100280A BE1006678A3 (nl) | 1990-03-28 | 1991-03-27 | Schakeling voor het opwekken van m-sequentie pseudowillekeurig patroon. |
US07/938,572 US5268949A (en) | 1990-03-28 | 1992-08-31 | Circuit for generating M-sequence pseudo-random pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2080226A JPH03278711A (ja) | 1990-03-28 | 1990-03-28 | M系列擬似ランダムパターン発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03278711A true JPH03278711A (ja) | 1991-12-10 |
Family
ID=13712445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2080226A Pending JPH03278711A (ja) | 1990-03-28 | 1990-03-28 | M系列擬似ランダムパターン発生回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH03278711A (ja) |
BE (1) | BE1006678A3 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
LU58605A1 (ja) * | 1969-05-08 | 1969-08-22 | ||
FR2211169A5 (ja) * | 1972-12-15 | 1974-07-12 | Sle Citerel Lannion Elec |
-
1990
- 1990-03-28 JP JP2080226A patent/JPH03278711A/ja active Pending
-
1991
- 1991-03-27 BE BE9100280A patent/BE1006678A3/nl not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
BE1006678A3 (nl) | 1994-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5268949A (en) | Circuit for generating M-sequence pseudo-random pattern | |
CA1289640C (en) | Nonlinear random sequence generators | |
US3818354A (en) | Pulse frequency dividing circuit | |
JPH07202652A (ja) | 位相変調クロックパルス発生器 | |
US3992635A (en) | N scale counter | |
JPH03278711A (ja) | M系列擬似ランダムパターン発生回路 | |
US6504407B2 (en) | Programmable high speed frequency divider | |
US4912666A (en) | Pseudo-random noise code generating circuit | |
JP3435414B2 (ja) | Lcdドライバ用クロック発生回路 | |
JP3097081B2 (ja) | 段数可変m系列符号発生器 | |
JPH0748702B2 (ja) | M系列符号発生装置 | |
JPS61206309A (ja) | タイミング発生回路 | |
JP3003328B2 (ja) | クロック信号回路 | |
JP3425163B2 (ja) | 乱数生成装置 | |
JP3145988B2 (ja) | データs/p変換回路 | |
JP3236235B2 (ja) | トグルフリップフロップ | |
GB2300738A (en) | Precision time of day counter | |
JP3514020B2 (ja) | レート発生器 | |
JP2901355B2 (ja) | 出力同時動作低減回路 | |
JPH01290013A (ja) | 非同期クロツク選択同期化回路 | |
JP2580641B2 (ja) | ブロック同期回路 | |
SU1480103A1 (ru) | Многоканальный генератор псевдослучайных чисел | |
JPH04317229A (ja) | スクランブル方式 | |
JPH0818440A (ja) | 並列動作高速カウンタ装置 | |
JPH0282810A (ja) | 2値周期信号発生器 |