JPH03276975A - ビデオカメラ - Google Patents
ビデオカメラInfo
- Publication number
- JPH03276975A JPH03276975A JP2299600A JP29960090A JPH03276975A JP H03276975 A JPH03276975 A JP H03276975A JP 2299600 A JP2299600 A JP 2299600A JP 29960090 A JP29960090 A JP 29960090A JP H03276975 A JPH03276975 A JP H03276975A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- fed
- adder
- iris
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009825 accumulation Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005375 photometry Methods 0.000 description 1
Landscapes
- Diaphragms For Cameras (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ビデオカメラ、例えばディジタルビデオカ
メラに関する。
メラに関する。
従来のビデオカメラのオートアイリス調整は、第１図に
示す構成によって行われていた。同図において、１は例
えばＣＣＤからなる撮像素子、２がアイリス装置であり
、撮像素子１からの出力がアンプ３及びＡＧＣ回路４を
介して出力端子５に導かれる。アイリス装置２は、モー
タなどによって構成され、アイリスコントロール信号に
応じたアイリスが自動的に設定されるようになされてい
る。これと共に、ＡＧＣ回路４の出力がゲート回路６を
介してピーク検波回路７に供給され、このピーク検波回
路７の出力によってアイリス装置２とＡＧＣ回路４とが
制御される。ゲート回路６に対してゲートパルス発生器
８から第２図に示すように、■フィールド（ＩＶ）期間
の１７３程度のゲートオフの期間を生じさせるゲートパ
ルスが供給される。
示す構成によって行われていた。同図において、１は例
えばＣＣＤからなる撮像素子、２がアイリス装置であり
、撮像素子１からの出力がアンプ３及びＡＧＣ回路４を
介して出力端子５に導かれる。アイリス装置２は、モー
タなどによって構成され、アイリスコントロール信号に
応じたアイリスが自動的に設定されるようになされてい
る。これと共に、ＡＧＣ回路４の出力がゲート回路６を
介してピーク検波回路７に供給され、このピーク検波回
路７の出力によってアイリス装置２とＡＧＣ回路４とが
制御される。ゲート回路６に対してゲートパルス発生器
８から第２図に示すように、■フィールド（ＩＶ）期間
の１７３程度のゲートオフの期間を生じさせるゲートパ
ルスが供給される。
上述のアイリスコントロールと同様のことは、ディジタ
ルビデオカメラに対しても適用でき、第２図に示すゲー
トパルスに相当するデータとカメラ出力とを乗算し、そ
の出力のピーク値或いは平均値を求め、これによってア
イリス装置をコントロールすれば良い。しかし、そのた
めには、１画面分のデータを加算する必要があり、その
加算結果のビット数が多くなり、ハードウェアが大規模
になる欠点がある。また、マイコンで処理できれば、回
路規模を小さくできるが、マイコンのデー夕処理のスピ
ードがビデオデータの伝送レートに比べて遅いので、上
述のようなゲート及びピーク検出（又は平均値検出）の
処理は不可能である。
ルビデオカメラに対しても適用でき、第２図に示すゲー
トパルスに相当するデータとカメラ出力とを乗算し、そ
の出力のピーク値或いは平均値を求め、これによってア
イリス装置をコントロールすれば良い。しかし、そのた
めには、１画面分のデータを加算する必要があり、その
加算結果のビット数が多くなり、ハードウェアが大規模
になる欠点がある。また、マイコンで処理できれば、回
路規模を小さくできるが、マイコンのデー夕処理のスピ
ードがビデオデータの伝送レートに比べて遅いので、上
述のようなゲート及びピーク検出（又は平均値検出）の
処理は不可能である。
この発明は、ディジタルビデオカメラの出力をマイコン
のような小規模なハードウェアで処理スることによって
アイリスコントロールや、ゲインコントロールのための
制御信号を発生することができるようにしたものである
。
のような小規模なハードウェアで処理スることによって
アイリスコントロールや、ゲインコントロールのための
制御信号を発生することができるようにしたものである
。
以下、この発明の一実施例について説明する。
この例では、第３図に示すように、撮像される２次元画
像を９Ａ〜９Ｉの９個のブロックに分割し、この各ブロ
ック毎に含まれるビデオデータを加算し、このブロック
毎のデータをマイコンに送って処理している。
像を９Ａ〜９Ｉの９個のブロックに分割し、この各ブロ
ック毎に含まれるビデオデータを加算し、このブロック
毎のデータをマイコンに送って処理している。
第４図は、この発明の一実施例の構成を示し、撮像素子
１の出力はＡ／Ｄコンバータ１０によって、例えば１サ
ンプル８ビツトのビデオデータに変換され、加算器１１
に供給される。この加算器１１の出力が１サンプル分の
遅延量の遅延回路１２と水平方向の分割数と等しい個数
のレジスタ１３Ａ、１３Ｂ、１３Ｃとに供給される。こ
の遅延回路１２の出力が加算器１１に供給されると共に
、レジスタ１３Ａ、１３Ｂ、１３Ｃの出力がゲート１４
Ａ、１４Ｂ、１４Ｃを介して加算器１１及びラッチ１５
に供給される。このレジスタ１３Ａは、ブロック９Ａ、
９Ｄ、９Ｇの夫々の中に含まれるデータの加算出力を発
生するためのもので、レジスタ１３Ｂは、ブロック９Ｂ
、９Ｅ、９Ｈに関連するもので、レジスタ１３Ｃは、ブ
ロック９Ｃ。
１の出力はＡ／Ｄコンバータ１０によって、例えば１サ
ンプル８ビツトのビデオデータに変換され、加算器１１
に供給される。この加算器１１の出力が１サンプル分の
遅延量の遅延回路１２と水平方向の分割数と等しい個数
のレジスタ１３Ａ、１３Ｂ、１３Ｃとに供給される。こ
の遅延回路１２の出力が加算器１１に供給されると共に
、レジスタ１３Ａ、１３Ｂ、１３Ｃの出力がゲート１４
Ａ、１４Ｂ、１４Ｃを介して加算器１１及びラッチ１５
に供給される。このレジスタ１３Ａは、ブロック９Ａ、
９Ｄ、９Ｇの夫々の中に含まれるデータの加算出力を発
生するためのもので、レジスタ１３Ｂは、ブロック９Ｂ
、９Ｅ、９Ｈに関連するもので、レジスタ１３Ｃは、ブ
ロック９Ｃ。
９Ｆ、９１に関連するものである。また、１６はデコー
ダを示し、水平方向のカウンタ１７と垂直方向のカウン
タ１８との各出力が供給される。そして、デコーダ１６
から、遅延回路１２に対するクリアパルス、レジスタ１
３Ａ、１３Ｂ、１３Ｃに対する制御パルス、ゲート１４
Ａ、１４Ｂ、１４Ｃに対するゲートパルス、ラッチ１５
に対するラッチパルスが発生する。
ダを示し、水平方向のカウンタ１７と垂直方向のカウン
タ１８との各出力が供給される。そして、デコーダ１６
から、遅延回路１２に対するクリアパルス、レジスタ１
３Ａ、１３Ｂ、１３Ｃに対する制御パルス、ゲート１４
Ａ、１４Ｂ、１４Ｃに対するゲートパルス、ラッチ１５
に対するラッチパルスが発生する。
ラッチ１５から得られる各ブロック毎の加算出力即ち平
均値データがマイコン１９に供給され、所定のプログラ
ムに従ったデータ処理が行われる。
均値データがマイコン１９に供給され、所定のプログラ
ムに従ったデータ処理が行われる。
ブロック９Ａ〜９■の各々の平均値データをＤａ〜Ｄｉ
とすると、マイコン１９では、これらの平均値データに
対して係数Ｋ Ｉ−Ｋ ９を乗じて加算することでアイ
リスコントロール信号を発生する。
とすると、マイコン１９では、これらの平均値データに
対して係数Ｋ Ｉ−Ｋ ９を乗じて加算することでアイ
リスコントロール信号を発生する。
つまり、（Ｋ＋ Ｄａ＋に、Ｄｂ 十に３ Ｄｃ＋０
９．。
９．。
・・十に＊Ｄｉ）の演算処理を行う、ここで係数Ｋ１１
Ｋｚ、ＫｓをＯとすれば、画面の上部の１／３のデータ
が無関係とされる。また、中央のブロック９Ｅと対応す
る係数に、のみを１とし、その他の係数を全てＯとすれ
ば、中央測光を行うことになる。
Ｋｚ、ＫｓをＯとすれば、画面の上部の１／３のデータ
が無関係とされる。また、中央のブロック９Ｅと対応す
る係数に、のみを１とし、その他の係数を全てＯとすれ
ば、中央測光を行うことになる。
どのような処理をマイコン１９が行うかは、プログラム
により定まる。このマイコン１９かう発生したコントロ
ール信号がアイリス装置２に供給され、コントロール信
号のレベルに応じたアイリスの値に調整される。
により定まる。このマイコン１９かう発生したコントロ
ール信号がアイリス装置２に供給され、コントロール信
号のレベルに応じたアイリスの値に調整される。
上述のブロック毎の平均値データの□形成について詳述
する。Ａ／Ｄコンバータ１０から、水平走査に従って第
１ライン、第２ライン・・・・・・と順次ビデオデータ
が現れると、加算器１１によって累算が行われる。そし
て、ブロック９Ａの第１ラインのデータの累算されたも
のがレジスタ１３Ａにセットされ、次に遅延回路１２が
クリアされてから、同様の動作によってブロック９Ｂの
第１ラインのデータの累算されたものがレジスタ１３Ｂ
にセットされ、更にブロック９Ｃの第１ラインのデータ
の累算されたものがレジスタ１３Ｃにセットされる。第
２ラインのデータが発生する場合、ゲ′−ト１４Ａがオ
ンにされ、レジスタ・１３Ａに貯えられているデータが
加算器１１に供給され、ブロック９Ａの中の第１ライン
の累算データに対して第２ラインのデータが更に累算さ
れる。他のブロック９Ｂ、９Ｃにおける動作も同様であ
って、この動作が繰り返されることによって、所定のタ
イミングにおいて、遅延回路１２の出力にブロック９Ａ
の全てのデータの累算されたものが現れ、これがラッチ
１５に取り込まれ、マイコン１９に送出される。また、
ブロック９Ｂ、９Ｇの夫々の全てのデータの累算された
ものも、遅延回路１２の出力に所定のタイミングで発生
することになり、ラッチ１５を介してマイコント９に送
られる。以上のブロック９Ａ、９Ｂ、９Ｃに関する動作
が終了すると、これと同様の動作がブロック９Ｄ、９Ｅ
、９Ｆに関して行われ、その次にブロック９Ｇ。
する。Ａ／Ｄコンバータ１０から、水平走査に従って第
１ライン、第２ライン・・・・・・と順次ビデオデータ
が現れると、加算器１１によって累算が行われる。そし
て、ブロック９Ａの第１ラインのデータの累算されたも
のがレジスタ１３Ａにセットされ、次に遅延回路１２が
クリアされてから、同様の動作によってブロック９Ｂの
第１ラインのデータの累算されたものがレジスタ１３Ｂ
にセットされ、更にブロック９Ｃの第１ラインのデータ
の累算されたものがレジスタ１３Ｃにセットされる。第
２ラインのデータが発生する場合、ゲ′−ト１４Ａがオ
ンにされ、レジスタ・１３Ａに貯えられているデータが
加算器１１に供給され、ブロック９Ａの中の第１ライン
の累算データに対して第２ラインのデータが更に累算さ
れる。他のブロック９Ｂ、９Ｃにおける動作も同様であ
って、この動作が繰り返されることによって、所定のタ
イミングにおいて、遅延回路１２の出力にブロック９Ａ
の全てのデータの累算されたものが現れ、これがラッチ
１５に取り込まれ、マイコン１９に送出される。また、
ブロック９Ｂ、９Ｇの夫々の全てのデータの累算された
ものも、遅延回路１２の出力に所定のタイミングで発生
することになり、ラッチ１５を介してマイコント９に送
られる。以上のブロック９Ａ、９Ｂ、９Ｃに関する動作
が終了すると、これと同様の動作がブロック９Ｄ、９Ｅ
、９Ｆに関して行われ、その次にブロック９Ｇ。
９Ｈ，９Ｉに関して同様の動作がなされる。
なお、上述の一実施例とことなり、各ブロック毎に最大
値のデータを検出し、これをマイコンに送るようにして
も良い。
値のデータを検出し、これをマイコンに送るようにして
も良い。
上述のように、この発明では、画面を複数ブロックに分
割し、各ブロック単位の平均値又は最大値を形成し、こ
れをマイコン等により演算するので、データレートが下
がり、ハードウェアが簡単になると共に、マイコンを用
いて処理することが可能となる。
割し、各ブロック単位の平均値又は最大値を形成し、こ
れをマイコン等により演算するので、データレートが下
がり、ハードウェアが簡単になると共に、マイコンを用
いて処理することが可能となる。
なお、この発明は、ホワイトバランスの調整などで、画
面の中央部のデータのみを取り出すゲインコントロール
に対して適用しても良い。
面の中央部のデータのみを取り出すゲインコントロール
に対して適用しても良い。
第１図は従来のビデオカメラの説明に用いるブロック図
、第２図はそのゲートパルスの波形図、第３図はこの発
明の一実施例の画面分割を示す路線図、第４図はこの発
明の一実施例のブロック図である。 １・・・・・・撮像素子、 ２・・・・・・アイリス
装置、９Ａ〜９Ｉ・・・・・・ブロック、 １１・・
・・・・加算器、１３Ａ、１３Ｂ、１３Ｃ・・・・・・
レジスタ、１９・・・・・・マイコン。
、第２図はそのゲートパルスの波形図、第３図はこの発
明の一実施例の画面分割を示す路線図、第４図はこの発
明の一実施例のブロック図である。 １・・・・・・撮像素子、 ２・・・・・・アイリス
装置、９Ａ〜９Ｉ・・・・・・ブロック、 １１・・
・・・・加算器、１３Ａ、１３Ｂ、１３Ｃ・・・・・・
レジスタ、１９・・・・・・マイコン。
Claims (1)
- 撮像素子により撮像された２次元画像を複数のブロック
に分割し、各ブロック毎に画像データを累算して複数の
累算データを形成する累算手段と、上記複数の累算デー
タにそれぞれ所望の係数を乗算し、乗算後の各累算デー
タに基づいて上記撮像素子の出力信号のレベルを制御す
る制御手段を備えたことを特徴とするビデオカメラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2299600A JP2611040B2 (ja) | 1990-11-05 | 1990-11-05 | ビデオカメラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2299600A JP2611040B2 (ja) | 1990-11-05 | 1990-11-05 | ビデオカメラ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56196125A Division JPS5897969A (ja) | 1981-12-05 | 1981-12-05 | ビデオカメラの制御信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03276975A true JPH03276975A (ja) | 1991-12-09 |
| JP2611040B2 JP2611040B2 (ja) | 1997-05-21 |
Family
ID=17874736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2299600A Expired - Lifetime JP2611040B2 (ja) | 1990-11-05 | 1990-11-05 | ビデオカメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2611040B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51131211A (en) * | 1975-05-08 | 1976-11-15 | Teac Co | Video camera with automatic fading device |
| JPS55102261U (ja) * | 1979-01-08 | 1980-07-16 | ||
| JPS5651728A (en) * | 1979-10-03 | 1981-05-09 | Fuji Photo Film Co Ltd | Exposure control method |
-
1990
- 1990-11-05 JP JP2299600A patent/JP2611040B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51131211A (en) * | 1975-05-08 | 1976-11-15 | Teac Co | Video camera with automatic fading device |
| JPS55102261U (ja) * | 1979-01-08 | 1980-07-16 | ||
| JPS5651728A (en) * | 1979-10-03 | 1981-05-09 | Fuji Photo Film Co Ltd | Exposure control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2611040B2 (ja) | 1997-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0430982B1 (en) | Wide dynamic range camera | |
| US5253064A (en) | Video camera apparatus with electronic zoom control and method therefor | |
| JP3563743B2 (ja) | 撮像装置 | |
| EP0133586A1 (en) | Apparatus and method for producing a still image video signal using solid-state imaging device | |
| EP0289152A2 (en) | Apparatus for processing an X-ray image | |
| JPH0442868B2 (ja) | ||
| US5485222A (en) | Method of determining the noise component in a video signal | |
| JPH03291073A (ja) | ビデオカメラ | |
| JPH03276975A (ja) | ビデオカメラ | |
| JPH03276976A (ja) | ビデオカメラ | |
| IL100620A (en) | Method and apparatus for increasing the dynamic range of optical sensors | |
| US5432552A (en) | Automatic focusing apparatus including improved digital high-pass filter | |
| JP2751447B2 (ja) | ノイズ低減装置 | |
| US5241390A (en) | Digital soft wipe signal generating apparatus | |
| JPH04104668A (ja) | 撮像装置 | |
| JP3289311B2 (ja) | ノイズ低減装置 | |
| JP2548705B2 (ja) | 撮像装置 | |
| JPS626387B2 (ja) | ||
| JP2002076858A (ja) | タイミング信号生成回路 | |
| JP3410911B2 (ja) | フリッカ補正機能を有した電子撮像装置 | |
| US20040252569A1 (en) | Signal generating circuit including delay-locked loop and semiconductor device including signal generating circuit | |
| JP3094415B2 (ja) | 自動画質調整装置 | |
| GB2332114A (en) | Variable frequency shutter pulse control | |
| JPH08125911A (ja) | 自動焦点整合装置 | |
| JP3120239B2 (ja) | 撮像装置 |