JP3289311B2 - ノイズ低減装置 - Google Patents
ノイズ低減装置Info
- Publication number
- JP3289311B2 JP3289311B2 JP12275792A JP12275792A JP3289311B2 JP 3289311 B2 JP3289311 B2 JP 3289311B2 JP 12275792 A JP12275792 A JP 12275792A JP 12275792 A JP12275792 A JP 12275792A JP 3289311 B2 JP3289311 B2 JP 3289311B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- coefficient
- input video
- block
- noise reduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Picture Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、映像信号のノイズを低
減するためのノイズ低減装置に関し、例えば画像のフィ
ールド相関やフレーム相関を利用してノイズ低減処理を
行うノイズ低減装置に関する。
減するためのノイズ低減装置に関し、例えば画像のフィ
ールド相関やフレーム相関を利用してノイズ低減処理を
行うノイズ低減装置に関する。
【０００２】
【従来の技術】一般に、テレビジョン受像機やビデオテ
ープレコーダなどの映像信号の伝送装置や記録再生装置
では、高画質の映像信号を得るために、画像のフィール
ド相関やフレーム相関を利用して映像信号にノイズ低減
処理を施すノイズ低減装置が使用されている。
ープレコーダなどの映像信号の伝送装置や記録再生装置
では、高画質の映像信号を得るために、画像のフィール
ド相関やフレーム相関を利用して映像信号にノイズ低減
処理を施すノイズ低減装置が使用されている。
【０００３】上記ノイズ低減装置は、１フィールド期間
又は１フレーム期間に相当する記憶容量を有するメモリ
を備え、このメモリを介して得られる１フィールド遅れ
又は１フレーム遅れの映像信号と入力映像信号の差分を
ノイズとして検出し、その検出出力にノイズ低減係数を
掛けて入力映像信号から減算することにより、ノイズを
低減した映像信号を得るようになっている。
又は１フレーム期間に相当する記憶容量を有するメモリ
を備え、このメモリを介して得られる１フィールド遅れ
又は１フレーム遅れの映像信号と入力映像信号の差分を
ノイズとして検出し、その検出出力にノイズ低減係数を
掛けて入力映像信号から減算することにより、ノイズを
低減した映像信号を得るようになっている。
【０００４】
【発明が解決しようとする課題】従来、この種のノイズ
低減装置では、ノイズ低減効果の段階を外部から強制的
に切り換える構成となっていたので、映像の変化に対し
て常に一定のノイズ低減効果しか得られず、残像や映像
の状態に適応しないことがあった。
低減装置では、ノイズ低減効果の段階を外部から強制的
に切り換える構成となっていたので、映像の変化に対し
て常に一定のノイズ低減効果しか得られず、残像や映像
の状態に適応しないことがあった。
【０００５】 そこで、本発明は、上述の如き従来のノ
イズ低減装置の問題点に鑑み、映像の変化に対して適応
的にノイズ低減効果を制御し、残像を少なく抑えて、入
力映像信号に含まれるノイズ成分を効果的に低減するこ
とができるノイズ低減装置の提供を目的とする。
イズ低減装置の問題点に鑑み、映像の変化に対して適応
的にノイズ低減効果を制御し、残像を少なく抑えて、入
力映像信号に含まれるノイズ成分を効果的に低減するこ
とができるノイズ低減装置の提供を目的とする。
【０００６】
【課題を解決するための手段】本発明に係るノイズ低減
装置は、上述の課題を解決するために、入力映像信号が
供給される第１乃至第３の加算手段と、上記第１の加算
手段による加算出力信号に所定の遅延量ｚ−１を与え、
その遅延出力信号を上記第２の加算手段に供給する遅延
手段と、上記第２の加算手段による加算出力信号に第１
の減衰係数ｋ１を掛けて上記第１の加算手段に供給する
第１の係数乗算手段と、上記第２の加算手段による加算
出力信号に第２の減衰係数ｋ２を掛けて上記第３の加算
手段に供給する第２の係数乗算手段と、入力映像信号に
より示される画像の動きを検出する動き検出手段を備
え、上記第１及び第２の係数乗算手段の第１及び第２の
減衰係数ｋ１，ｋ２を上記動き検出手段により検出され
る画像の動きに応じて制御して、 Ｈ（ｚ）＝｛（１−ｋ２）−（ｋ１−ｋ２）ｚ−１｝／（１−ｋ１ｚ−１） なる伝達関数Ｈ（ｚ）によって入力映像信号にノイズ低
減処理を施した出力映像信号を上記第３の加算手段から
出力することを特徴とする。
装置は、上述の課題を解決するために、入力映像信号が
供給される第１乃至第３の加算手段と、上記第１の加算
手段による加算出力信号に所定の遅延量ｚ−１を与え、
その遅延出力信号を上記第２の加算手段に供給する遅延
手段と、上記第２の加算手段による加算出力信号に第１
の減衰係数ｋ１を掛けて上記第１の加算手段に供給する
第１の係数乗算手段と、上記第２の加算手段による加算
出力信号に第２の減衰係数ｋ２を掛けて上記第３の加算
手段に供給する第２の係数乗算手段と、入力映像信号に
より示される画像の動きを検出する動き検出手段を備
え、上記第１及び第２の係数乗算手段の第１及び第２の
減衰係数ｋ１，ｋ２を上記動き検出手段により検出され
る画像の動きに応じて制御して、 Ｈ（ｚ）＝｛（１−ｋ２）−（ｋ１−ｋ２）ｚ−１｝／（１−ｋ１ｚ−１） なる伝達関数Ｈ（ｚ）によって入力映像信号にノイズ低
減処理を施した出力映像信号を上記第３の加算手段から
出力することを特徴とする。
【０００７】本発明に係るノイズ低減装置において、上
記動き検出手段は、例えば、入力映像信号のエッジレベ
ルを検出するエッジレベル検出手段を備え、このエッジ
レベル検出手段により検出されたエッジレベルに応じて
入力映像信号の画像の動きを検出して、上記第１及び第
２の係数乗算手段の第１及び第２の減衰係数ｋ１，ｋ２
を制御する。
記動き検出手段は、例えば、入力映像信号のエッジレベ
ルを検出するエッジレベル検出手段を備え、このエッジ
レベル検出手段により検出されたエッジレベルに応じて
入力映像信号の画像の動きを検出して、上記第１及び第
２の係数乗算手段の第１及び第２の減衰係数ｋ１，ｋ２
を制御する。
【０００８】本発明に係るノイズ低減装置において、上
記遅延手段は１フレーム期間又は１フィールド期間に相
当する記憶容量を有するメモリからなり、上記第２の加
算手段は入力映像信号の１フィールド差分又はフレーム
差分を検出し、上記第１及び第２の係数乗算手段は前記
第２の加算手段により検出された１フィールド差分又は
フレーム差分に、ｋ１＜ｋ２なる第１の減衰係数ｋ１と
第２の減衰係数ｋ２を乗算し、上記動き検出手段は、上
記第２の加算手段による加算出力信号に基づいて、入力
映像信号により示される画像のシーンの変化を検出する
シーンチェンジ検出手段を備え、このシーンチェンジ検
出手段により検出された画像の変化の割合に応じて、上
記第１及び第２の係数乗算手段の第１及び第２の減衰係
数ｋ１，ｋを制御することを特徴とする。
記遅延手段は１フレーム期間又は１フィールド期間に相
当する記憶容量を有するメモリからなり、上記第２の加
算手段は入力映像信号の１フィールド差分又はフレーム
差分を検出し、上記第１及び第２の係数乗算手段は前記
第２の加算手段により検出された１フィールド差分又は
フレーム差分に、ｋ１＜ｋ２なる第１の減衰係数ｋ１と
第２の減衰係数ｋ２を乗算し、上記動き検出手段は、上
記第２の加算手段による加算出力信号に基づいて、入力
映像信号により示される画像のシーンの変化を検出する
シーンチェンジ検出手段を備え、このシーンチェンジ検
出手段により検出された画像の変化の割合に応じて、上
記第１及び第２の係数乗算手段の第１及び第２の減衰係
数ｋ１，ｋを制御することを特徴とする。
【０００９】
【作用】本発明に係るノイズ低減装置では、入力映像信
号が供給される第１の加算手段による加算出力信号に遅
延手段により所定の遅延量ｚ−１を与え、その遅延出力
信号を第２の加算手段に供給し、上記第２の加算手段に
よる加算出力信号に第１の係数乗算手段により第１の減
衰係数ｋ１を掛けて上記第１の加算手段に供給し、上記
第２の加算手段による加算出力信号に第２の係数乗算手
段により第２の減衰係数ｋ２を掛けて第３の加算手段に
供給する。また、入力映像信号により示される画像の動
きを動き検出手段により検出する。そして、上記第１及
び第２の係数乗算手段の第１及び第２の減衰係数ｋ１，
ｋ２を上記動き検出手段により検出される画像の動きに
応じて制御して、 Ｈ（ｚ）＝｛（１−ｋ２）−（ｋ１−ｋ２）ｚ−１｝／（１−ｋ１ｚ−１） なる伝達関数Ｈ（ｚ）によって入力映像信号にノイズ低
減処理を施した出力映像信号を上記第３の加算手段から
出力する。
号が供給される第１の加算手段による加算出力信号に遅
延手段により所定の遅延量ｚ−１を与え、その遅延出力
信号を第２の加算手段に供給し、上記第２の加算手段に
よる加算出力信号に第１の係数乗算手段により第１の減
衰係数ｋ１を掛けて上記第１の加算手段に供給し、上記
第２の加算手段による加算出力信号に第２の係数乗算手
段により第２の減衰係数ｋ２を掛けて第３の加算手段に
供給する。また、入力映像信号により示される画像の動
きを動き検出手段により検出する。そして、上記第１及
び第２の係数乗算手段の第１及び第２の減衰係数ｋ１，
ｋ２を上記動き検出手段により検出される画像の動きに
応じて制御して、 Ｈ（ｚ）＝｛（１−ｋ２）−（ｋ１−ｋ２）ｚ−１｝／（１−ｋ１ｚ−１） なる伝達関数Ｈ（ｚ）によって入力映像信号にノイズ低
減処理を施した出力映像信号を上記第３の加算手段から
出力する。
【００１０】本発明に係るノイズ低減装置において、上
記動き検出手段は、例えば、入力映像信号のエッジレベ
ルを検出するエッジレベル検出手段により検出されるエ
ッジレベルに応じて入力映像信号の画像の動きを検出し
て、上記第１及び第２の係数乗算手段の第１及び第２の
減衰係数ｋ１，ｋ２を制御する。
記動き検出手段は、例えば、入力映像信号のエッジレベ
ルを検出するエッジレベル検出手段により検出されるエ
ッジレベルに応じて入力映像信号の画像の動きを検出し
て、上記第１及び第２の係数乗算手段の第１及び第２の
減衰係数ｋ１，ｋ２を制御する。
【００１１】また、本発明に係るノイズ低減装置におい
て、上記第２の加算手段は入力映像信号の１フィールド
差分又はフレーム差分を検出し、上記第１及び第２の係
数乗算手段は前記第２の加算手段により検出された１フ
ィールド差分又はフレーム差分に、ｋ１＜ｋ２なる第１
の減衰係数ｋ１と第２の減衰係数ｋ２を乗算し、上記動
き検出手段は、上記第２の加算手段による加算出力信号
に基づいて、入力映像信号により示される画像のシーン
の変化を検出するシーンチェンジ検出手段により検出さ
れた画像の変化の割合に応じて、上記第１及び第２の係
数乗算手段の第１及び第２の減衰係数ｋ１，ｋ２を制御
する。
て、上記第２の加算手段は入力映像信号の１フィールド
差分又はフレーム差分を検出し、上記第１及び第２の係
数乗算手段は前記第２の加算手段により検出された１フ
ィールド差分又はフレーム差分に、ｋ１＜ｋ２なる第１
の減衰係数ｋ１と第２の減衰係数ｋ２を乗算し、上記動
き検出手段は、上記第２の加算手段による加算出力信号
に基づいて、入力映像信号により示される画像のシーン
の変化を検出するシーンチェンジ検出手段により検出さ
れた画像の変化の割合に応じて、上記第１及び第２の係
数乗算手段の第１及び第２の減衰係数ｋ１，ｋ２を制御
する。
【００１２】
【実施例】以下、本発明に係るノイズ低減装置の一実施
例について図面を参照しながら詳細に説明する。
例について図面を参照しながら詳細に説明する。
【００１３】本発明に係るノイズ低減装置は、原理的な
構成を図１に示してあるように、入力映像信号ＳINが供
給される第１乃至第３の加算手段１，２，３と、上記第
１の加算手段１による加算出力信号に所定の遅延量ｚ-1
を与え、その遅延出力信号ＳDLを上記第２の加算手段２
に供給する遅延手段４と、上記第２の加算手段２による
加算出力信号に第１の減衰係数ｋ1 を掛けて上記第１の
加算手段１に供給する第１の係数乗算手段５と、上記第
２の加算手段２による加算出力信号に第２の減衰係数ｋ
2 を掛けて上記第３の加算手段３に供給する第２の係数
乗算手段６とを備えてなる。
構成を図１に示してあるように、入力映像信号ＳINが供
給される第１乃至第３の加算手段１，２，３と、上記第
１の加算手段１による加算出力信号に所定の遅延量ｚ-1
を与え、その遅延出力信号ＳDLを上記第２の加算手段２
に供給する遅延手段４と、上記第２の加算手段２による
加算出力信号に第１の減衰係数ｋ1 を掛けて上記第１の
加算手段１に供給する第１の係数乗算手段５と、上記第
２の加算手段２による加算出力信号に第２の減衰係数ｋ
2 を掛けて上記第３の加算手段３に供給する第２の係数
乗算手段６とを備えてなる。
【００１４】このノイズ低減装置において、上記遅延手
段４は、上記第１の加算手段１による加算出力信号に１
フィールド又は１フレームに相当する遅延量ｚ-1を与え
る。上記第２の加算手段２は、入力映像信号ＳINについ
て、上記遅延手段４から供給される遅延出力信号ＳDLと
の差分をノイズ成分として検出する。また、上記第１の
係数乗算手段５は、上記第２の加算手段２による加算出
力信号すなわち検出されたノイズ成分に第１の減衰係数
ｋ1 を掛けて上記第１の加算手段１に供給する。さら
に、上記第１の加算手段１は、上記第１の係数乗算手段
５により第１の減衰係数ｋ1 が掛けられてレベル制御さ
れたノイズ成分を上記入力映像信号ＳINから減算して、
ノイズを低減した入力映像信号ＳINを上記遅延手段４に
供給する。すなわち、上記第２の加算手段２は、画像の
フィールド相関やフレーム相関を利用してノイズ成分を
検出するもので、上記第１の加算手段１によりノイズが
低減された入力映像信号ＳINに上記遅延手段４により１
フィールド又は１フレームに相当する遅延量ｚ-1が与え
られた遅延出力信号ＳDLと上記入力映像信号ＳINとの差
分を該入力映像信号ＳINのノイズ成分として検出する。
段４は、上記第１の加算手段１による加算出力信号に１
フィールド又は１フレームに相当する遅延量ｚ-1を与え
る。上記第２の加算手段２は、入力映像信号ＳINについ
て、上記遅延手段４から供給される遅延出力信号ＳDLと
の差分をノイズ成分として検出する。また、上記第１の
係数乗算手段５は、上記第２の加算手段２による加算出
力信号すなわち検出されたノイズ成分に第１の減衰係数
ｋ1 を掛けて上記第１の加算手段１に供給する。さら
に、上記第１の加算手段１は、上記第１の係数乗算手段
５により第１の減衰係数ｋ1 が掛けられてレベル制御さ
れたノイズ成分を上記入力映像信号ＳINから減算して、
ノイズを低減した入力映像信号ＳINを上記遅延手段４に
供給する。すなわち、上記第２の加算手段２は、画像の
フィールド相関やフレーム相関を利用してノイズ成分を
検出するもので、上記第１の加算手段１によりノイズが
低減された入力映像信号ＳINに上記遅延手段４により１
フィールド又は１フレームに相当する遅延量ｚ-1が与え
られた遅延出力信号ＳDLと上記入力映像信号ＳINとの差
分を該入力映像信号ＳINのノイズ成分として検出する。
【００１５】また、上記第２の係数乗算手段６は、上記
第２の加算手段２による加算出力信号すなわち検出され
たノイズ成分に第２の減衰係数ｋ2 を掛けて上記第３の
加算手段３に供給する。そして、上記第３の加算手段３
は、上記第２の係数乗算手段６により第２の減衰係数ｋ
2 が掛けられてレベル制御されたノイズ成分を上記入力
映像信号ＳINから減算することにより、 Ｈ（ｚ）＝｛（１−ｋ2 ）−（ｋ1 −ｋ2 ）ｚ-1｝／（１−ｋ1 ｚ-1） なる伝達関数Ｈ（ｚ）によって入力映像信号ＳINにノイ
ズ低減処理を施した出力映像信号ＳOUT を出力する。
第２の加算手段２による加算出力信号すなわち検出され
たノイズ成分に第２の減衰係数ｋ2 を掛けて上記第３の
加算手段３に供給する。そして、上記第３の加算手段３
は、上記第２の係数乗算手段６により第２の減衰係数ｋ
2 が掛けられてレベル制御されたノイズ成分を上記入力
映像信号ＳINから減算することにより、 Ｈ（ｚ）＝｛（１−ｋ2 ）−（ｋ1 −ｋ2 ）ｚ-1｝／（１−ｋ1 ｚ-1） なる伝達関数Ｈ（ｚ）によって入力映像信号ＳINにノイ
ズ低減処理を施した出力映像信号ＳOUT を出力する。
【００１６】このような構成のノイズ低減装置では、上
記第２の加算手段２により検出されたノイズ成分に乗算
する上記第１の減衰係数ｋ1 を可変することにより、入
力映像信号ＳINに含まれるノイズ成分を検出するための
処理系の特性を適応的に可変制御することができ、ま
た、上記第２の加算手段２により検出されたノイズ成分
に乗算する上記第２の減衰係数ｋ2 を可変することによ
り、入力映像信号ＳINに含まれるノイズ成分を低減する
ための処理系の特性を適応的に可変制御することがで
き、残像を少なく抑えて、入力映像信号ＳINに含まれる
ノイズ成分を効果的に低減することができる。
記第２の加算手段２により検出されたノイズ成分に乗算
する上記第１の減衰係数ｋ1 を可変することにより、入
力映像信号ＳINに含まれるノイズ成分を検出するための
処理系の特性を適応的に可変制御することができ、ま
た、上記第２の加算手段２により検出されたノイズ成分
に乗算する上記第２の減衰係数ｋ2 を可変することによ
り、入力映像信号ＳINに含まれるノイズ成分を低減する
ための処理系の特性を適応的に可変制御することがで
き、残像を少なく抑えて、入力映像信号ＳINに含まれる
ノイズ成分を効果的に低減することができる。
【００１７】次に、本発明に係るノイズ低減装置の具体
的な実施例について図２乃至図９を参照して詳細に説明
する。
的な実施例について図２乃至図９を参照して詳細に説明
する。
【００１８】この図２に示すノイズ低減装置は、ワンチ
ップ化した大規模集積回路からなり、ＢＵＦブロック１
１，ＤＥＴブロック１２，ＣＮＴブロック１３，ＩＩＲ
ブロック１４，ＭＥＭブロック１５，ＧＡＩブロック１
６，ＴＯＵブロック１７，ＯＢＦブロック１８及びＳＥ
Ｐブロック１９を備え、単体で信号適応型ノイズ低減装
置又は１フレームの遅延素子として機能するようになっ
ている。
ップ化した大規模集積回路からなり、ＢＵＦブロック１
１，ＤＥＴブロック１２，ＣＮＴブロック１３，ＩＩＲ
ブロック１４，ＭＥＭブロック１５，ＧＡＩブロック１
６，ＴＯＵブロック１７，ＯＢＦブロック１８及びＳＥ
Ｐブロック１９を備え、単体で信号適応型ノイズ低減装
置又は１フレームの遅延素子として機能するようになっ
ている。
【００１９】上記ＢＵＦブロック１１は、入力映像信号
ＳINにデータレート変換等の変換処理を施すブロックで
あって、デシメーションフィルタによる映像信号の遅延
に対応して、アドレスコントロール信号やリアルタイム
コントロール信号などを遅延させる。このＢＵＦブロッ
ク１１から出力された映像信号は、上記ＤＥＴブロック
１２，ＩＩＲブロック１４及びＴＯＵブロック１７に供
給される。また、アドレスコントロール信号は、上記Ｄ
ＥＴブロック１２，ＭＥＭブロック１５及びＯＢＦブロ
ック１８に供給される。さらに、リアルタイムコントロ
ール信号は、上記ＣＮＴブロック１３に供給される。
ＳINにデータレート変換等の変換処理を施すブロックで
あって、デシメーションフィルタによる映像信号の遅延
に対応して、アドレスコントロール信号やリアルタイム
コントロール信号などを遅延させる。このＢＵＦブロッ
ク１１から出力された映像信号は、上記ＤＥＴブロック
１２，ＩＩＲブロック１４及びＴＯＵブロック１７に供
給される。また、アドレスコントロール信号は、上記Ｄ
ＥＴブロック１２，ＭＥＭブロック１５及びＯＢＦブロ
ック１８に供給される。さらに、リアルタイムコントロ
ール信号は、上記ＣＮＴブロック１３に供給される。
【００２０】また、上記ＤＥＴブロック１２は、上記Ｂ
ＵＦブロック１１を介して供給される入力映像信号ＳIN
について、レベル検出，エッジ検出及びシーンチェンジ
検出などの各種検出処理を行うブロックであって、レベ
ル検出回路２１，エッジ検出回路２２及びシーンチェン
ジ検出回路２３から成り、各検出出力を上記ＣＮＴブロ
ック１３に供給する。
ＵＦブロック１１を介して供給される入力映像信号ＳIN
について、レベル検出，エッジ検出及びシーンチェンジ
検出などの各種検出処理を行うブロックであって、レベ
ル検出回路２１，エッジ検出回路２２及びシーンチェン
ジ検出回路２３から成り、各検出出力を上記ＣＮＴブロ
ック１３に供給する。
【００２１】上記レベル検出回路２１は、例えば図３に
示すように、リミッタ回路３１，検出ポイントセレクタ
３２及び絶対値変換回路３３により構成される。この図
３において、上記リミッタ回路３１は、上記ＢＵＦブロ
ック１１を介して供給される入力映像信号ＳINについ
て、レベル検出ポイントに応じたリミッタを掛ける。例
えばＭＳＢを符号ビットとした８ビットの入力映像信号
ＳINをＩ（８：１）と表したとすると、Ｉ（６：３）の
４ビットにレベル検出ポイントを選ぶときは、Ｉ８（Ｍ
ＳＢ），Ｉ７，Ｔ６が同じならば入力映像信号Ｉ（８：
１）のＩ（６：３）をそのまま出力し、１つでも異なっ
ているときにはＩ８（ＭＳＢ）すなわち符号に応じて、
Ｉ（６：３）＝０１１１又はＩ（６：３）＝１０００を
出力する。このようなリミッタ回路３１の出力が上記検
出ポイントセレクタ２５に供給される。上記検出ポイン
トセレクタ２５は、例えばＩ（６：３）やＩ（７：４）
などのレベル検出ポイントが設定された各検出ポイント
回路３２Ａ，２３２とこれらの出力を選択するセレクタ
３２Ｃとからなり、上記セレクタ３２Ｃにより選択した
レベル検出を上記絶対値変換回路３３に供給する。上記
絶対値変換回路３３は、上記検出ポイントセレクタ３２
によるレベル検出が上記セレクタ３２Ｃから直接又は反
転回路３３Ａを介してセレクタ３３Ｂにより構成されて
いる。そして、この絶対値変換回路３３のセレクタ３３
Ｂは、上記入力映像信号ＳINの符号ビット（ＭＳＢ）に
より選択動作を行って、絶対値のレベル検出信号を出力
する。
示すように、リミッタ回路３１，検出ポイントセレクタ
３２及び絶対値変換回路３３により構成される。この図
３において、上記リミッタ回路３１は、上記ＢＵＦブロ
ック１１を介して供給される入力映像信号ＳINについ
て、レベル検出ポイントに応じたリミッタを掛ける。例
えばＭＳＢを符号ビットとした８ビットの入力映像信号
ＳINをＩ（８：１）と表したとすると、Ｉ（６：３）の
４ビットにレベル検出ポイントを選ぶときは、Ｉ８（Ｍ
ＳＢ），Ｉ７，Ｔ６が同じならば入力映像信号Ｉ（８：
１）のＩ（６：３）をそのまま出力し、１つでも異なっ
ているときにはＩ８（ＭＳＢ）すなわち符号に応じて、
Ｉ（６：３）＝０１１１又はＩ（６：３）＝１０００を
出力する。このようなリミッタ回路３１の出力が上記検
出ポイントセレクタ２５に供給される。上記検出ポイン
トセレクタ２５は、例えばＩ（６：３）やＩ（７：４）
などのレベル検出ポイントが設定された各検出ポイント
回路３２Ａ，２３２とこれらの出力を選択するセレクタ
３２Ｃとからなり、上記セレクタ３２Ｃにより選択した
レベル検出を上記絶対値変換回路３３に供給する。上記
絶対値変換回路３３は、上記検出ポイントセレクタ３２
によるレベル検出が上記セレクタ３２Ｃから直接又は反
転回路３３Ａを介してセレクタ３３Ｂにより構成されて
いる。そして、この絶対値変換回路３３のセレクタ３３
Ｂは、上記入力映像信号ＳINの符号ビット（ＭＳＢ）に
より選択動作を行って、絶対値のレベル検出信号を出力
する。
【００２２】また、上記エッジ検出回路２２は、クロマ
信号のエッジ検出を行う場合、例えば図４に示すように
構成される。このエッジ検出回路２２は、上記ＢＵＦブ
ロック１１を介して供給される入力映像信号ＳＩＮにつ
いて、上記入力映像信号ＳＩＮと遅延回路４１，４３に
より２クロック（輝度信号を検出する場合には１クロッ
ク）遅延して反転回路４２により反転した入力映像信号
とを加算器４４で加算混合することにより、エッジ検出
を行う。なお、オーバーフローが起こる可能性があるの
で、この図４に示すエッジ検出回路２２では、上記加算
器４４による加算混合出力すなわちエッジ検出出力が、
オーバーフローリミッタ４５を通され、さらに、上述の
レベル検出回路２１と同様に検出ポイントセレクタ４６
を通されてから絶対値変換回路３７により絶対値に変換
され、エッジ幅調整回路４８を介して出力される。
信号のエッジ検出を行う場合、例えば図４に示すように
構成される。このエッジ検出回路２２は、上記ＢＵＦブ
ロック１１を介して供給される入力映像信号ＳＩＮにつ
いて、上記入力映像信号ＳＩＮと遅延回路４１，４３に
より２クロック（輝度信号を検出する場合には１クロッ
ク）遅延して反転回路４２により反転した入力映像信号
とを加算器４４で加算混合することにより、エッジ検出
を行う。なお、オーバーフローが起こる可能性があるの
で、この図４に示すエッジ検出回路２２では、上記加算
器４４による加算混合出力すなわちエッジ検出出力が、
オーバーフローリミッタ４５を通され、さらに、上述の
レベル検出回路２１と同様に検出ポイントセレクタ４６
を通されてから絶対値変換回路３７により絶対値に変換
され、エッジ幅調整回路４８を介して出力される。
【００２３】上記エッジ幅調整回路４８は、エッジに幅
をもたせるために、例えば図５に示すように、入力信号
と、入力信号を遅延回路４８Ａにより２クロック（輝度
信号を検出する場合には１クロック）遅延させた信号と
を比較して大きい方をセレクタ３８Ｂにより選択して出
力する。このエッジ幅調整回路４８は、図６に示すよう
に、入力信号と、入力信号を遅延回路４８Ｃにより２ク
ロック遅延させた信号とを加算器４８Ｄにより加算して
出力するようにしたローパスフィルタ構成とすることも
できる。
をもたせるために、例えば図５に示すように、入力信号
と、入力信号を遅延回路４８Ａにより２クロック（輝度
信号を検出する場合には１クロック）遅延させた信号と
を比較して大きい方をセレクタ３８Ｂにより選択して出
力する。このエッジ幅調整回路４８は、図６に示すよう
に、入力信号と、入力信号を遅延回路４８Ｃにより２ク
ロック遅延させた信号とを加算器４８Ｄにより加算して
出力するようにしたローパスフィルタ構成とすることも
できる。
【００２４】また、上記シーンチェンジ検出回路２３
は、例えば図７に示すように構成される。このシーンチ
ェンジ検出回路２３は、上記ＩＩＲブロック１４から入
力映像信号の１フィールド又は１フレーム前との差分を
示す差分情報が供給される絶対値変換回路５１を備え
る。この絶対値変換回路５１は、上記差分情報を絶対値
情報に変換してリミッタ回路５２を介してレベルコンパ
レータ５３に供給する。上記レベルコンパレータ５３
は、上記リミッタ回路５２を介して供給される差分絶対
値情報が所定値よりも大きい場合に論理「Ｈ」の出力を
ＡＮＤ回路５４を介してカウンタ５５に供給する。ま
た、このシーンチェンジ検出回路２３は、上記差分情報
の有効データを決定するＨ，Ｖ，ＣＫカウンタ５６を備
える。このＨ，Ｖ，ＣＫカウンタ５６は、例えば図８に
○で示すように、１フィールド（Ｖ）毎に１６ライン
（Ｈ）毎の１６クロック（ＣＫ）おきのポイントのデー
タを有効データとするように上記ＡＮＤ回路５４のゲー
ト制御を行う。これにより、上記カウンタ５５は、上記
ＡＮＤ回路５４を介して出力される上記コンパレータ５
３の出力すなわち上記差分絶対値情報が所定値よりも大
きい有効データの数を計数する。このカウンタ５５の計
数値は、上記入力映像信号ＳINによる画像のシーンの変
化の割合を示す。
は、例えば図７に示すように構成される。このシーンチ
ェンジ検出回路２３は、上記ＩＩＲブロック１４から入
力映像信号の１フィールド又は１フレーム前との差分を
示す差分情報が供給される絶対値変換回路５１を備え
る。この絶対値変換回路５１は、上記差分情報を絶対値
情報に変換してリミッタ回路５２を介してレベルコンパ
レータ５３に供給する。上記レベルコンパレータ５３
は、上記リミッタ回路５２を介して供給される差分絶対
値情報が所定値よりも大きい場合に論理「Ｈ」の出力を
ＡＮＤ回路５４を介してカウンタ５５に供給する。ま
た、このシーンチェンジ検出回路２３は、上記差分情報
の有効データを決定するＨ，Ｖ，ＣＫカウンタ５６を備
える。このＨ，Ｖ，ＣＫカウンタ５６は、例えば図８に
○で示すように、１フィールド（Ｖ）毎に１６ライン
（Ｈ）毎の１６クロック（ＣＫ）おきのポイントのデー
タを有効データとするように上記ＡＮＤ回路５４のゲー
ト制御を行う。これにより、上記カウンタ５５は、上記
ＡＮＤ回路５４を介して出力される上記コンパレータ５
３の出力すなわち上記差分絶対値情報が所定値よりも大
きい有効データの数を計数する。このカウンタ５５の計
数値は、上記入力映像信号ＳINによる画像のシーンの変
化の割合を示す。
【００２５】また、上記ＣＮＴブロック１３は、上記Ｉ
ＩＲブロック１４及びＧＡＩブロック１６の動作制御を
行うブロックであって、上記ＤＥＴブロック１２による
各種検出出力を総合的に判断して、最適化した制御信号
を上記ＩＩＲブロック１４及びＧＡＩブロック１６に制
御信号を与える。また、外部からのリアルタイムコント
ロール信号が上記ＢＵＦブロック１１を介して供給され
ているときには、このリアルタイムコントロール信号に
応じた制御動作を優先して行う。
ＩＲブロック１４及びＧＡＩブロック１６の動作制御を
行うブロックであって、上記ＤＥＴブロック１２による
各種検出出力を総合的に判断して、最適化した制御信号
を上記ＩＩＲブロック１４及びＧＡＩブロック１６に制
御信号を与える。また、外部からのリアルタイムコント
ロール信号が上記ＢＵＦブロック１１を介して供給され
ているときには、このリアルタイムコントロール信号に
応じた制御動作を優先して行う。
【００２６】また、上記ＩＩＲブロック１４は、上記Ｂ
ＵＦブロック１１を介して供給される入力映像信号ＳIN
と上記ＭＥＭブロック１５から読み出される１フレーム
前の映像信号ＳDLとの差分をとり、ノイズ成分を抽出す
るブロックであって、その抽出出力すなわちノイズ成分
を上記ＤＥＴブロック１２及び及びＧＡＩブロック１６
に供給する。
ＵＦブロック１１を介して供給される入力映像信号ＳIN
と上記ＭＥＭブロック１５から読み出される１フレーム
前の映像信号ＳDLとの差分をとり、ノイズ成分を抽出す
るブロックであって、その抽出出力すなわちノイズ成分
を上記ＤＥＴブロック１２及び及びＧＡＩブロック１６
に供給する。
【００２７】このＩＩＲブロック１４は、上記ＢＵＦブ
ロック１１からの入力映像信号ＳINと上記ＭＥＭブロッ
ク１５からの映像信号ＳDLが供給される第１加算器６１
と、この第１加算器６１による加算出力が供給される第
１及び第２のプリ・リミッタ６２，６３と、上記第１の
プリ・リミッタ６２による出力が供給される係数ＲＯＭ
６４と、この係数ＲＯＭ６４の出力がアッテネータ６５
を介して供給されるとともに上記ＢＵＦブロック１１か
らの入力映像信号が供給される第２の加算器６６とから
成る。
ロック１１からの入力映像信号ＳINと上記ＭＥＭブロッ
ク１５からの映像信号ＳDLが供給される第１加算器６１
と、この第１加算器６１による加算出力が供給される第
１及び第２のプリ・リミッタ６２，６３と、上記第１の
プリ・リミッタ６２による出力が供給される係数ＲＯＭ
６４と、この係数ＲＯＭ６４の出力がアッテネータ６５
を介して供給されるとともに上記ＢＵＦブロック１１か
らの入力映像信号が供給される第２の加算器６６とから
成る。
【００２８】上記第１加算器６１は、上述の図１に示し
たノイズ低減装置の原理構成における第２の加算手段２
に相当するもので、上記ＢＵＦブロック１１を介して供
給される入力映像信号ＳＩＮと上記ＭＥＭブロック１５
から読み出される１フレーム前の映像信号ＳＤＬとを差
分を示す加算出力を上記ＤＥＴブロック１２のシーンデ
ェンジ検出回路２３に供給するとともに、上記第１及び
第２のプリ・リミッタ６２，６３に供給する。
たノイズ低減装置の原理構成における第２の加算手段２
に相当するもので、上記ＢＵＦブロック１１を介して供
給される入力映像信号ＳＩＮと上記ＭＥＭブロック１５
から読み出される１フレーム前の映像信号ＳＤＬとを差
分を示す加算出力を上記ＤＥＴブロック１２のシーンデ
ェンジ検出回路２３に供給するとともに、上記第１及び
第２のプリ・リミッタ６２，６３に供給する。
【００２９】上記第１のプリ・リミッタ６２は、上記第
１加算器６１による加算出力について、所定のリミッタ
レベルＬ1 以上は動きによるものとする動き検出を行う
もので、図９に実線で示すように、上記リミッタレベル
Ｌ1 以下をノイズ成分として抽出して、上記係数ＲＯＭ
６３に供給する。また、上記第２のプリ・リミッタ６３
は、上記第１加算器６１による加算出力について、所定
のリミッタレベルＬ2以上は動きによるものとする動き
検出を行うもので、図９に破線で示すように、上記リミ
ッタレベルＬ2 以下をノイズ成分として上記ＧＡＩブロ
ック１６に供給する。ここで、上記第１及び第２のプリ
・リミッタ６２，６３の各リミッタレベルＬ1 ，Ｌ
2 は、Ｌ1 ＜Ｌ2 に設定されている。
１加算器６１による加算出力について、所定のリミッタ
レベルＬ1 以上は動きによるものとする動き検出を行う
もので、図９に実線で示すように、上記リミッタレベル
Ｌ1 以下をノイズ成分として抽出して、上記係数ＲＯＭ
６３に供給する。また、上記第２のプリ・リミッタ６３
は、上記第１加算器６１による加算出力について、所定
のリミッタレベルＬ2以上は動きによるものとする動き
検出を行うもので、図９に破線で示すように、上記リミ
ッタレベルＬ2 以下をノイズ成分として上記ＧＡＩブロ
ック１６に供給する。ここで、上記第１及び第２のプリ
・リミッタ６２，６３の各リミッタレベルＬ1 ，Ｌ
2 は、Ｌ1 ＜Ｌ2 に設定されている。
【００３０】また、上記係数ＲＯＭ６４は、ノイズレベ
ルを所定の変換特性に従って変換するためのもので、上
記第１加算器６１から上記第１のプリ・リミッタ６２を
介して供給されるノイズ成分を示すデータを読み出しア
ドレスとして、ノイズレベルに係数を掛けたレベルデー
タが読み出されるようになっている。この係数ＲＯＭ６
４から読み出されたノイズレベルデータが上記アッテネ
ータ６５を介して上記第２の加算器６６に供給される。
さらに、上記アッテネータ６５は、上記係数ＲＯＭ６４
から読み出されたノイズレベルデータについて、ビット
シフトにより所定の減衰量を与える。上記係数ＲＯＭ６
４及び上記アッテネータ６５は、上述の図１に示したノ
イズ低減装置の原理構成における第１の係数乗算手段５
に相当する。そして、上記第２の加算器６６は、上述の
図１に示したノイズ低減装置の原理構成における第１の
加算手段１に相当するもので、上記係数ＲＯＭ６４から
上記アッテネータ６５を介して供給されるノイズレベル
データを上記ＢＵＦブロック１１を介して供給される入
力映像信号から減算した加算出力信号として、ノイズ成
分を低減した映像信号を上記ＭＥＭブロック１５に供給
する。
ルを所定の変換特性に従って変換するためのもので、上
記第１加算器６１から上記第１のプリ・リミッタ６２を
介して供給されるノイズ成分を示すデータを読み出しア
ドレスとして、ノイズレベルに係数を掛けたレベルデー
タが読み出されるようになっている。この係数ＲＯＭ６
４から読み出されたノイズレベルデータが上記アッテネ
ータ６５を介して上記第２の加算器６６に供給される。
さらに、上記アッテネータ６５は、上記係数ＲＯＭ６４
から読み出されたノイズレベルデータについて、ビット
シフトにより所定の減衰量を与える。上記係数ＲＯＭ６
４及び上記アッテネータ６５は、上述の図１に示したノ
イズ低減装置の原理構成における第１の係数乗算手段５
に相当する。そして、上記第２の加算器６６は、上述の
図１に示したノイズ低減装置の原理構成における第１の
加算手段１に相当するもので、上記係数ＲＯＭ６４から
上記アッテネータ６５を介して供給されるノイズレベル
データを上記ＢＵＦブロック１１を介して供給される入
力映像信号から減算した加算出力信号として、ノイズ成
分を低減した映像信号を上記ＭＥＭブロック１５に供給
する。
【００３１】ここで、この実施例では、上記係数ＲＯＭ
６４に３種類の変換特性のレベルデータが予め書き込ま
れており、上記ＣＮＴブロック１３からのＩＩＲ制御信
号により上記係数ＲＯＭ６４の変換特性と上記アッテネ
ータ６５の減衰量が制御される。これにより、ＩＩＲブ
ロック１４の特性を０．２５ステップで微調して、下位
のビットを有効に使うようにしている。
６４に３種類の変換特性のレベルデータが予め書き込ま
れており、上記ＣＮＴブロック１３からのＩＩＲ制御信
号により上記係数ＲＯＭ６４の変換特性と上記アッテネ
ータ６５の減衰量が制御される。これにより、ＩＩＲブ
ロック１４の特性を０．２５ステップで微調して、下位
のビットを有効に使うようにしている。
【００３２】また、上記ＭＥＭブロック１５は、上述の
図１に示したノイズ低減装置の原理構成における遅延手
段４に相当するもので、１フレーム分の記憶容量を有す
るフレームメモリからなり、上記ＩＩＲブロック１４の
第２の加算器６６から供給される映像信号を記憶して、
１フレーム前の映像信号を上記ＩＩＲブロック１４の第
１の加算器６１に供給するとともに、上記ＴＯＵブロッ
ク１７に供給する。
図１に示したノイズ低減装置の原理構成における遅延手
段４に相当するもので、１フレーム分の記憶容量を有す
るフレームメモリからなり、上記ＩＩＲブロック１４の
第２の加算器６６から供給される映像信号を記憶して、
１フレーム前の映像信号を上記ＩＩＲブロック１４の第
１の加算器６１に供給するとともに、上記ＴＯＵブロッ
ク１７に供給する。
【００３３】また、上記ＧＡＩブロック１６は、上述の
図１に示したノイズ低減装置の原理構成における第２の
係数乗算手段６に相当するもので、上記ＩＩＲブロック
１４により抽出されたノイズ成分のゲインを変えて上記
ＴＯＵブロック１７に供給するものであって、上述のＩ
ＩＲブロック１４と同様な係数ＲＯＭ７１やビットシフ
トによるアッテネータ７２などから成り、上記ＣＮＴブ
ロック１３からのゲイン制御信号によって上記アッテネ
ータ７２の減衰量が１／８ステップで可変制御される。
図１に示したノイズ低減装置の原理構成における第２の
係数乗算手段６に相当するもので、上記ＩＩＲブロック
１４により抽出されたノイズ成分のゲインを変えて上記
ＴＯＵブロック１７に供給するものであって、上述のＩ
ＩＲブロック１４と同様な係数ＲＯＭ７１やビットシフ
トによるアッテネータ７２などから成り、上記ＣＮＴブ
ロック１３からのゲイン制御信号によって上記アッテネ
ータ７２の減衰量が１／８ステップで可変制御される。
【００３４】また、上記ＴＯＵブロック１７は、上記Ｂ
ＵＦブロック１１を介して供給される入力映像信号のノ
イズを低減する処理を行うものであって、加算器８１と
切換スイッチ８２などからなる。
ＵＦブロック１１を介して供給される入力映像信号のノ
イズを低減する処理を行うものであって、加算器８１と
切換スイッチ８２などからなる。
【００３５】このＴＯＵブロック１７において、上記加
算器８１は、上述の図１に示したノイズ低減装置の原理
構成における第２の加算手段３に相当するもので、上記
ＢＵＦブロック１１を介して供給される入力映像信号に
対して、上記ＧＡＩブロック１６によりゲイン調整され
たノイズ成分を減算合成することにより、ノイズを低減
した映像信号を生成する。そして、ノイズ低減動作モー
ド時には、上記加算器８１により得られるノイズ低減処
理済みの映像信号が上記切換スイッチ８２を介して出力
される。また、遅延動作モード時には、上記ＭＥＭブロ
ック１５から読み出される１フレーム前の映像信号が上
記切換スイッチ８２を介して出力される。
算器８１は、上述の図１に示したノイズ低減装置の原理
構成における第２の加算手段３に相当するもので、上記
ＢＵＦブロック１１を介して供給される入力映像信号に
対して、上記ＧＡＩブロック１６によりゲイン調整され
たノイズ成分を減算合成することにより、ノイズを低減
した映像信号を生成する。そして、ノイズ低減動作モー
ド時には、上記加算器８１により得られるノイズ低減処
理済みの映像信号が上記切換スイッチ８２を介して出力
される。また、遅延動作モード時には、上記ＭＥＭブロ
ック１５から読み出される１フレーム前の映像信号が上
記切換スイッチ８２を介して出力される。
【００３６】また、上記ＯＢＦブロック１８は、上記Ｔ
ＯＵブロック１７から供給される映像信号にデータレー
ト変換等の変換処理を施すブロックであって、インター
ポレーションフィルタによる映像信号の遅延に対応し
て、アドレスコントロール信号やリアルタイムコントロ
ール信号などを遅延させて出力する。
ＯＵブロック１７から供給される映像信号にデータレー
ト変換等の変換処理を施すブロックであって、インター
ポレーションフィルタによる映像信号の遅延に対応し
て、アドレスコントロール信号やリアルタイムコントロ
ール信号などを遅延させて出力する。
【００３７】また、上記ＳＥＰブロック１９は、図示し
ないマイクロコンピュータからのシリアルデータをパラ
レルデータに変換して、各ブロックの動作制御を行う。
ないマイクロコンピュータからのシリアルデータをパラ
レルデータに変換して、各ブロックの動作制御を行う。
【００３８】このような構成のノイズ低減装置におい
て、上記ＣＮＴブロック１３は、上記ＤＥＴブロック１
２による各種検出出力に応じて、上記ＩＩＲブロック１
４及びＧＡＩブロック１６を次のように制御する。
て、上記ＣＮＴブロック１３は、上記ＤＥＴブロック１
２による各種検出出力に応じて、上記ＩＩＲブロック１
４及びＧＡＩブロック１６を次のように制御する。
【００３９】すなわち、上記ＣＮＴブロック１３は、上
記エッジ検出回路２２によるエッジ検出出力で示される
エッジレベルが低い場合には、その部分が大画面部分で
あると判断して、ノイズ低減処理を深く掛けるように、
上記ＩＩＲブロック１４の係数ｋ1 及び上記ＧＡＩブロ
ック１６の係数ｋ2 を大きくする。このように、エッジ
検出出力をノイズ低減処理に反映させることにより、画
面でノイズが目立つ大面積部分でノイズ低減処理をより
深く掛けて、ノイズが目立たないようにすることができ
る。また、上記エッジ検出により静止画像中の動いてい
る部分が判るので、動いている部分のノイズ低減処理を
浅くすることにより、残像を少なくして、全体のノイズ
低減効果を維持することができる。
記エッジ検出回路２２によるエッジ検出出力で示される
エッジレベルが低い場合には、その部分が大画面部分で
あると判断して、ノイズ低減処理を深く掛けるように、
上記ＩＩＲブロック１４の係数ｋ1 及び上記ＧＡＩブロ
ック１６の係数ｋ2 を大きくする。このように、エッジ
検出出力をノイズ低減処理に反映させることにより、画
面でノイズが目立つ大面積部分でノイズ低減処理をより
深く掛けて、ノイズが目立たないようにすることができ
る。また、上記エッジ検出により静止画像中の動いてい
る部分が判るので、動いている部分のノイズ低減処理を
浅くすることにより、残像を少なくして、全体のノイズ
低減効果を維持することができる。
【００４０】また、上記ＣＮＴブロック１３は、上記レ
ベル検出回路２１によるレベル検出出力で示される信号
レベルに応じて、上記ＩＩＲブロック１４の係数ｋ１及
び上記ＧＡＩブロック１６の係数ｋ２を制御する。輝度
信号ではレベルが低いとノイズが目立つので、レベルが
低い場合に、上記ＩＩＲブロック１４の係数ｋ１及び上
記ＧＡＩブロック１６の係数ｋ２を大きくすることによ
り、ノイズが目立たないようにすることができる。ま
た、クロマ信号ではレベルが高いとノイズが目立つの
で、レベルが高い場合に、上記ＩＩＲブロック１４の係
数ｋ１及び上記ＧＡＩブロック１６の係数ｋ２を大きく
することにより、ノイズが目立たないようにすることが
できる。
ベル検出回路２１によるレベル検出出力で示される信号
レベルに応じて、上記ＩＩＲブロック１４の係数ｋ１及
び上記ＧＡＩブロック１６の係数ｋ２を制御する。輝度
信号ではレベルが低いとノイズが目立つので、レベルが
低い場合に、上記ＩＩＲブロック１４の係数ｋ１及び上
記ＧＡＩブロック１６の係数ｋ２を大きくすることによ
り、ノイズが目立たないようにすることができる。ま
た、クロマ信号ではレベルが高いとノイズが目立つの
で、レベルが高い場合に、上記ＩＩＲブロック１４の係
数ｋ１及び上記ＧＡＩブロック１６の係数ｋ２を大きく
することにより、ノイズが目立たないようにすることが
できる。
【００４１】さらに、上記ＣＮＴブロック１３は、上記
シーンチェンジ検出回路２３による検出出力で示される
映像シーンの映像シーンの変化の割合が小さい程、上記
ＩＩＲブロック１４の係数ｋ1 及び上記ＧＡＩブロック
１６の係数ｋ2 を大きくするように制御する。このよう
に、映像シーンの変化の割合に応じてノイズ低減効果を
変化させることにより、残像が少なく、高いノイズ低減
効果を得ることができる。また、完全にシーンが変わっ
たときに、上記ＩＩＲブロック１４のループ係数ｋ1 を
最小にする。これにより、残像を少なくすることができ
る。
シーンチェンジ検出回路２３による検出出力で示される
映像シーンの映像シーンの変化の割合が小さい程、上記
ＩＩＲブロック１４の係数ｋ1 及び上記ＧＡＩブロック
１６の係数ｋ2 を大きくするように制御する。このよう
に、映像シーンの変化の割合に応じてノイズ低減効果を
変化させることにより、残像が少なく、高いノイズ低減
効果を得ることができる。また、完全にシーンが変わっ
たときに、上記ＩＩＲブロック１４のループ係数ｋ1 を
最小にする。これにより、残像を少なくすることができ
る。
【００４２】
【発明の効果】以上のように、本発明に係るノイズ低減
装置では、 Ｈ（ｚ）＝｛（１−ｋ２）−（ｋ１−ｋ２）ｚ−１｝／（１−ｋ１ｚ−１） なる伝達関数Ｈ（ｚ）によって入力映像信号にノイズ低
減処理を施した出力映像信号を得るようにしたので、第
２の加算手段により検出されたノイズ成分に乗算する上
記第１の減衰係数ｋ１を可変することにより、入力映像
信号に含まれるノイズ成分を検出するための処理系の特
性を適応的に可変制御することができ、また、上記第２
の加算手段により検出されたノイズ成分に乗算する上記
第２の減衰係数ｋ２を可変することにより、入力映像信
号に含まれるノイズ成分を低減するための処理系の特性
を適応的に可変制御することができ、入力映像信号によ
り示される画像の動きを動き検出手段により検出して、
上記第１及び第２の係数乗算手段の第１及び第２の減衰
係数ｋ１，ｋ２を画像の動きに応じて適応的に制御する
ことによって、残像を少なく抑えて、入力映像信号に含
まれるノイズ成分を効果的に低減することができる。
装置では、 Ｈ（ｚ）＝｛（１−ｋ２）−（ｋ１−ｋ２）ｚ−１｝／（１−ｋ１ｚ−１） なる伝達関数Ｈ（ｚ）によって入力映像信号にノイズ低
減処理を施した出力映像信号を得るようにしたので、第
２の加算手段により検出されたノイズ成分に乗算する上
記第１の減衰係数ｋ１を可変することにより、入力映像
信号に含まれるノイズ成分を検出するための処理系の特
性を適応的に可変制御することができ、また、上記第２
の加算手段により検出されたノイズ成分に乗算する上記
第２の減衰係数ｋ２を可変することにより、入力映像信
号に含まれるノイズ成分を低減するための処理系の特性
を適応的に可変制御することができ、入力映像信号によ
り示される画像の動きを動き検出手段により検出して、
上記第１及び第２の係数乗算手段の第１及び第２の減衰
係数ｋ１，ｋ２を画像の動きに応じて適応的に制御する
ことによって、残像を少なく抑えて、入力映像信号に含
まれるノイズ成分を効果的に低減することができる。
【００４３】また、本発明に係るノイズ低減装置では、
上記動き検出手段で、例えば、入力映像信号のエッジレ
ベルを検出するエッジレベル検出手段により検出される
エッジレベルに応じて入力映像信号の画像の動きを検出
して、上記第１及び第２の係数乗算手段の第１及び第２
の減衰係数ｋ１，ｋ２を画像の動きに応じて適応的に制
御することによって、残像を少なく抑えて、入力映像信
号に含まれるノイズ成分を効果的に低減することができ
る。
上記動き検出手段で、例えば、入力映像信号のエッジレ
ベルを検出するエッジレベル検出手段により検出される
エッジレベルに応じて入力映像信号の画像の動きを検出
して、上記第１及び第２の係数乗算手段の第１及び第２
の減衰係数ｋ１，ｋ２を画像の動きに応じて適応的に制
御することによって、残像を少なく抑えて、入力映像信
号に含まれるノイズ成分を効果的に低減することができ
る。
【００４４】さらに、本発明に係るノイズ低減装置で
は、第２の加算手段により入力映像信号の１フィールド
差分又はフレーム差分を検出し、上記第１及び第２の係
数乗算手段は前記第２の加算手段により検出された１フ
ィールド差分又はフレーム差分に、ｋ１＜ｋ２なる第１
の減衰係数ｋ１と第２の減衰係数ｋ２を乗算することに
より、画像のフィールド相関やフレーム相関を利用した
ノイズ低減処理を行い、上記第２の加算手段による加算
出力信号に基づいて、入力映像信号により示される画像
のシーンの変化を検出するシーンチェンジ検出手段によ
り検出された画像の変化の割合に応じて、上記第１及び
第２の係数乗算手段の第１及び第２の減衰係数ｋ１，ｋ
２を制御することによって、残像を少なく抑えて、入力
映像信号に含まれるノイズ成分を効果的に低減すること
ができる。
は、第２の加算手段により入力映像信号の１フィールド
差分又はフレーム差分を検出し、上記第１及び第２の係
数乗算手段は前記第２の加算手段により検出された１フ
ィールド差分又はフレーム差分に、ｋ１＜ｋ２なる第１
の減衰係数ｋ１と第２の減衰係数ｋ２を乗算することに
より、画像のフィールド相関やフレーム相関を利用した
ノイズ低減処理を行い、上記第２の加算手段による加算
出力信号に基づいて、入力映像信号により示される画像
のシーンの変化を検出するシーンチェンジ検出手段によ
り検出された画像の変化の割合に応じて、上記第１及び
第２の係数乗算手段の第１及び第２の減衰係数ｋ１，ｋ
２を制御することによって、残像を少なく抑えて、入力
映像信号に含まれるノイズ成分を効果的に低減すること
ができる。
【図１】本発明に係るノイズ低減装置の原理的な構成を
示すブロック図である。
示すブロック図である。
【図２】本発明に係るノイズ低減装置の具体的な構成を
示すブロック図である。
示すブロック図である。
【図３】図２に示したノイズ低減装置における検出ブロ
ックを構成しているレベル検出回路の構成を示すブロッ
ク図である。
ックを構成しているレベル検出回路の構成を示すブロッ
ク図である。
【図４】図２に示したノイズ低減装置における検出ブロ
ックを構成しているエッジ検出回路の構成を示すブロッ
ク図である。
ックを構成しているエッジ検出回路の構成を示すブロッ
ク図である。
【図５】図４に示したエッジ検出回路を構成しているエ
ッジ幅調整回路の構成を示すブロック図である。
ッジ幅調整回路の構成を示すブロック図である。
【図６】図４に示したエッジ検出回路を構成しているエ
ッジ幅調整回路の他の構成を示すブロック図である。
ッジ幅調整回路の他の構成を示すブロック図である。
【図７】図２に示したノイズ低減装置における検出ブロ
ックを構成しているシーンチェンジ検出回路の構成を示
すブロック図である。
ックを構成しているシーンチェンジ検出回路の構成を示
すブロック図である。
【図８】図７に示したシーンチェンジ検出回路の動作説
明に供する画面の図である。
明に供する画面の図である。
【図９】図２に示したノイズ低減装置におけるＩＩＲブ
ロックを構成している各リミッタ回路の動作を示す特性
図である。
ロックを構成している各リミッタ回路の動作を示す特性
図である。
１，６６・・・第１の加算手段（加算器） ２，６１・・・第２の加算手段（加算器） ３，８１・・・第３の加算手段（加算器） ４，１５・・・遅延手段（ＭＥＭブロック） ５，１４・・・第１の係数乗算手段（ＩＩＲブロック） ６，１６・・・第２の係数乗算手段（ＧＡＩブロック）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/21 H04N 5/93
Claims (3)
- 【請求項１】 入力映像信号が供給される第１乃至第３
の加算手段と、 上記第１の加算手段による加算出力信号に所定の遅延量
ｚ−１を与え、その遅延出力信号を上記第２の加算手段
に供給する遅延手段と、 上記第２の加算手段による加算出力信号に第１の減衰係
数ｋ１を掛けて上記第１の加算手段に供給する第１の係
数乗算手段と、 上記第２の加算手段による加算出力信号に第２の減衰係
数ｋ２を掛けて上記第３の加算手段に供給する第２の係
数乗算手段と、 入力映像信号により示される画像の動きを検出する動き
検出手段を備え、 上記第１及び第２の係数乗算手段の第１及び第２の減衰
係数ｋ１，ｋ２を上記動き検出手段により検出される画
像の動きに応じて制御して、 Ｈ（ｚ）＝｛（１−ｋ２）−（ｋ１−ｋ２）ｚ−１｝／（１−ｋ１ｚ−１） なる伝達関数Ｈ（ｚ）によって入力映像信号にノイズ低
減処理を施した出力映像信号を上記第３の加算手段から
出力することを特徴とするノイズ低減装置。 - 【請求項２】 上記動き検出手段は、入力映像信号のエ
ッジレベルを検出するエッジレベル検出手段を備え、こ
のエッジレベル検出手段により検出されたエッジレベル
に応じて入力映像信号の画像の動きを検出して、上記第
１及び第２の係数乗算手段の第１及び第２の減衰係数ｋ
１，ｋ２を制御することを特徴とする請求項１記載のノ
イズ低減装置。 - 【請求項３】 上記遅延手段は１フレーム期間又は１フ
ィールド期間に相当する記憶容量を有するメモリからな
り、上記第２の加算手段は入力映像信号の１フィールド
差分又はフレーム差分を検出し、上記第１及び第２の係
数乗算手段は前記第２の加算手段により検出された１フ
ィールド差分又はフレーム差分に、ｋ１＜ｋ２なる第１
の減衰係数ｋ１と第２の減衰係数ｋ２を乗算し、 上記動き検出手段は、上記第２の加算手段による加算出
力信号に基づいて、入力映像信号により示される画像の
シーンの変化を検出するシーンチェンジ検出手段を備
え、このシーンチェンジ検出手段により検出された画像
の変化の割合に応じて、上記第１及び第２の係数乗算手
段の第１及び第２の減衰係数ｋ１，ｋ２を制御すること
を特徴とする請求項１記載のノイズ低減装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12275792A JP3289311B2 (ja) | 1992-04-16 | 1992-04-16 | ノイズ低減装置 |
| US08/046,578 US5325203A (en) | 1992-04-16 | 1993-04-14 | Adaptively controlled noise reduction device for producing a continuous output |
| EP93302939A EP0566412B1 (en) | 1992-04-16 | 1993-04-15 | Noise reduction device |
| DE69328987T DE69328987T2 (de) | 1992-04-16 | 1993-04-15 | Rauschreduktionsvorrichtung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12275792A JP3289311B2 (ja) | 1992-04-16 | 1992-04-16 | ノイズ低減装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05300407A JPH05300407A (ja) | 1993-11-12 |
| JP3289311B2 true JP3289311B2 (ja) | 2002-06-04 |
Family
ID=14843864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12275792A Expired - Fee Related JP3289311B2 (ja) | 1992-04-16 | 1992-04-16 | ノイズ低減装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3289311B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102218566B (zh) * | 2010-12-24 | 2012-09-26 | 北京遥测技术研究所 | 一种半刚性电缆零件的加工方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5132198B2 (ja) * | 2007-06-07 | 2013-01-30 | キヤノン株式会社 | 画像処理装置、画像処理方法、及びプログラム |
| JP2009100373A (ja) * | 2007-10-18 | 2009-05-07 | Sanyo Electric Co Ltd | ノイズ低減処理装置、ノイズ低減処理方法、及び電子機器 |
-
1992
- 1992-04-16 JP JP12275792A patent/JP3289311B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102218566B (zh) * | 2010-12-24 | 2012-09-26 | 北京遥测技术研究所 | 一种半刚性电缆零件的加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05300407A (ja) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5325203A (en) | Adaptively controlled noise reduction device for producing a continuous output | |
| US7050501B2 (en) | Digital noise reduction techniques | |
| JP3863294B2 (ja) | ノイズ低減信号処理回路および映像表示装置 | |
| US5140424A (en) | Image signal processing apparatus with noise reduction | |
| US4926361A (en) | Digital noise reducer | |
| US7321401B2 (en) | Contour emphasizing circuit | |
| JP3267560B2 (ja) | インパルスノイズの低減装置及びその方法 | |
| US6008790A (en) | Image processing apparatus | |
| JP2586687B2 (ja) | 雑音除去回路 | |
| JP3289311B2 (ja) | ノイズ低減装置 | |
| JP4365555B2 (ja) | 画像記録装置 | |
| JPH05300409A (ja) | ノイズ低減装置 | |
| JPH05300408A (ja) | ノイズ低減装置 | |
| US5323238A (en) | Image signal processing apparatus having improved storage control in accordance with an image signal level | |
| JPH07184225A (ja) | 雑音除去装置 | |
| JPS6346881A (ja) | デジタル輪郭補正回路 | |
| JP3699171B2 (ja) | 電子ズーム処理装置および電子ズーム処理方法 | |
| JP2938090B2 (ja) | 動き適応処理装置 | |
| US5247362A (en) | Adaptive noise reduction apparatus using motion detection signal | |
| JP2611041B2 (ja) | ビデオカメラ | |
| JPS62136175A (ja) | 雑音低減装置 | |
| KR970004196B1 (ko) | 티브이의 노이즈 제거장치 | |
| JP2940264B2 (ja) | テレビジョン受像機 | |
| JP2582154B2 (ja) | ノイズリデユーサ | |
| JPH04154278A (ja) | 低周波雑音抑圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080322 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |