JP3410911B2 - フリッカ補正機能を有した電子撮像装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、フリッカ補正機
能を有した電子撮像装置に関し、特にフリッカ補正機能
を改善したものである。

【０００２】

【従来の技術】ビデオカメラや電子スチルカメラとして
用いられる固体撮像装置は、大きくわけると、被写体か
らの光学像を導入する光学系、光学系からの被写体像が
結像される固体撮像素子部、固体撮像素子部を駆動する
駆動回路、固体撮像素子部から読み出された撮像信号を
所望の放送方式の映像信号に変換する信号処理部から構
成されている。

【０００３】一般に、放送方式は商用電源周波数にフレ
ームあるいはフィールド周波数を合わせて設定されてい
ることが多い。例えば商用電源周波数が６０Ｈｚの地域
で採用されているＮＴＳＣ方式は、フィールド周波数が
６０Ｈｚとなっており、また商用電源周波数が５０Ｈｚ
の地域で採用されているＰＡＬ方式は、フィールド周波
数が５０Ｈｚとなっている場合が多い。

【０００４】しかしながら東日本地域のように、一部の
地域では商用電源の周波数（５０Ｈｚ）とフィールド周
波数（６０Ｈｚ）が異なる場合もある。このような地域
において、蛍光灯のような点滅照明のもとで、ビデオカ
メラによる撮影を行うとフリッカが発生する。

【０００５】図７においてフリッカの発生原因を述べ
る。今、商用電源により周期的に発光する照明があり、
その発光周期が１／１００（秒）であるものとする（図
７（７Ａ））。これに対して、フィールド周波数が、１
／６０（秒）の固体撮像装置を用いたビデオカメラによ
り電荷蓄積（撮像）が行われるものとする。このような
場合、発光周期と蓄積周期との違いにより、フィールド
間で電荷の蓄積量が変化し、画面の明るさにばらつき
（フリッカ）が生じる（図７（７Ｂ））。上記の発光周
期とフィールド周期との間には（１／１００）×５＝
（１／６０）×３＝１／２０の関係があり、フリッカの
変化は３フィールドで一巡する２０Ｈｚフリッカと呼ば
れる。この周波数であると点滅速度が遅いので充分に視
覚される。

【０００６】近年の固体撮像装置は、電子シャッターと
呼ばれる電荷蓄積時間可変機能を備えている。この機能
は、固体撮像素子にまず電荷掃き出しパルスを与え、そ
れまで蓄積されている電荷を一旦掃き捨て、設定してい
るシャッター時間分の電荷蓄積（露光）を行い、このシ
ャッター時間に蓄積された電荷を取り出すものである。
そこで、この蓄積時間を先の発光周期（１／１００秒）
に合わせれば、フリッカを押さえることができる。

【０００７】一方、上記の電子シャッター機能をレンズ
の絞り機能として活用するカメラも開発されている。即
ち、蓄積時間が被写体によって変化（１／６０〜１／数
万秒）するようになっている。このような機能があるカ
メラの場合は、絞りのために変化する蓄積時間によっ
て、フリッカが発生する。

【０００８】また、電子カメラには、フィールド毎に蓄
積時間を大きく変化させて、２フィールドの映像からダ
イナミックレンジ大きな映像信号を得るカメラも開発さ
れている。仮に、低速のシャッター速度を１／１００秒
とすればフリッカは高速シャッターによる撮像信号に対
して生じる。

【０００９】即ち、図８（８Ａ）、図８（８Ｂ）に示す
ように、１／１００秒の低速のシャッターによる撮像信
号Ｂ、Ｄ、Ｆに対してはフリッカは生じないが、高速シ
ャッターによる撮像信号Ａ、Ｃ、Ｅに対してフリッカが
生じている。

【００１０】図９は、従来のフリッカ補正回路である。
入力端子１１には、固体撮像素子からの撮像信号が供給
される。入力端子１１の撮像信号（デジタル化されてい
る）は、１垂直期間積分器１２、乗算器２１に供給され
る。１垂直期間積分器１２から得られた平均輝度信号
は、遅延器（シフトレジスタ）１３、１４、１５に順次
入力される。遅延器１３、１４の出力は加算器１６で加
算され、この加算出力は、加算器１７に入力されてレジ
スタ１５の出力と加算される。これにより、３フィール
ド分の平均輝度信号が得られ、割算器１９に入力され
る。またこの割算器１９には、遅延器１４の出力を３フ
ィールド分加算する加算器１８の出力が入力されてい
る。

【００１１】今、各遅延器１３、１４、１５の出力を
Ｃ、Ｂ、Ａとすると、割算器１９では（Ａ＋Ｂ＋Ｃ）／
３Ｂの演算が行われる。この割算器１９の出力ｋＢは、
タイミング調整用の遅延器２０に入力される。そしてこ
の遅延器２０の出力が、乗算器２１に入力されて、フリ
ッカ補正値として入力信号に乗算される。

【００１２】先に説明した入力した撮像信号に２０Ｈｚ
フリッカが生じているものとすると、この２０Ｈｚフリ
ッカは３フィールドで一巡している。よって、１フィー
ルドの平均輝度信号を３フィールド分加算すると、一定
となるはずである。この加算値は分子となる。そして、
各フィールドにおける平均輝度信号を３倍し、分母と
し、割り算を行うことで、各フィールドの補正値を順次
得ることができる。

【００１３】

【発明が解決しようとする課題】上記したように、フリ
ッカをなくす方法としては、固体撮像素子の電荷蓄積時
間を照明の発光周期（１／１００秒）に合わせる方法
と、上記したフリッカ補正回路を設ける方法がある。

【００１４】しかしながら、電荷蓄積時間を照明の発光
周期に合わせる方法は、どのような場合も発光周期に合
わせるので、感度が低下する点、シャッター速度が固定
になるという問題がある。また電子シャッターを利用し
た絞り機能を活用できないという問題がある。

【００１５】次に、フリッカ補正回路を設ける方法で
は、フィールド毎に電荷蓄積時間が大きく変化するよう
な場合には対応できないという問題がある。つまり、１
フィールド分の平均輝度信号のレベルとして、大きな差
があるために、割り算結果の補正信号が適切とならない
場合がある。また割算器が必要であり回路規模が大きく
なる。

【００１６】そこでこの発明の目的は、フィールド毎に
蓄積時間が大きく変化して得られた撮像信号にも適切に
対応することができるフリッカ補正回路を有した電子撮
像装置を提供することにある。

【００１７】またこの発明の目的は、回路規模の小さい
フリッカ補正回路を有した電子撮像装置を提供すること
にある。またこの発明の目的は、フィールド毎に蓄積時
間が大きく変化して得られた撮像信号にも適切に対応す
ることができ、かつ回路規模の小さいフリッカ補正回路
を有した電子撮像装置を提供することにある。

【００１８】

【課題を解決するための手段】この発明は、固体撮像素
子から得られる撮像信号が入力される入力端子と、前記
入力端子の撮像信号を１画面単位で積算し、画面単位の
平均輝度信号を得る積分手段と、前記画面平均輝度信号
を１画面単位ずつ順次遅延し、複数Ｍ（≧５）の画面分
の画面平均輝度信号を得る遅延手段と、前記遅延手段か
ら得られている複数の画面分の画面平均輝度信号のう
ち、２画面分離れた時間に対応する画面平均輝度信号を
Ｎ（３≦Ｎ＜Ｍ）個導出して加算し、分子信号を得る第
１演算手段と、前記Ｎ個の画面平均輝度信号のうち１つ
をＮ倍した分母信号を得る第２の演算手段と、前記分子
信号を分母信号で割算し、その結果を補正信号とする割
算手段と、前記割算手段で得られた補正信号を前記入力
端子に入力する撮像信号に乗算する乗算手段とを備え
る。

【００１９】

【００２０】上記の手段により、例えば２０Ｈｚフリッ
カが存在し、フィールド毎に蓄積時間が大きく変化され
て得られた撮像信号に対しても、適切なフリッカ補正を
行うことができる。これは、蓄積時間に応じた信号に対
する補正信号の演算処理を行うからである。

【００２１】

【００２２】

【００２３】

【発明の実施の形態】以下、この発明の実施の形態を図
面を参照して説明する図１はこの発明の一実施の形態で
ある。入力端子１０１には、固体撮像素子で撮像されフ
リッカを含む撮像信号が入力される。この撮像信号はデ
ジタル化されているものとする。

【００２４】この撮像信号は、１垂直期間積分器１０
２、乗算器１１２に供給される。１垂直期間積分器１０
２から得られた１画面分の平均輝度信号は、遅延器（シ
フトレジスタ）１０３、１０４、１０５、１０６、１０
７に順次入力される。各遅延器１０３、１０４、１０
５、１０６、１０７は、入力信号に対して１フィールド
期間の遅延を施す。

【００２５】遅延器１０３、１０５、１０７の出力、つ
まり遅延器１０３、１０４、１０５、１０６、１０７か
ら得られている複数の画面分の画面平均輝度信号のう
ち、１画面分離れた時間に対応する画面平均輝度信号の
Ｎ（この場合３）個が導出され、第１の演算器１０８に
入力される。第１の演算器１０８は、入力した画面平均
輝度信号を加算して出力する。この第１の演算器１０８
の出力は、分子信号とされる。

【００２６】また先の遅延器１０５から出力される画面
平均輝度信号、つまり前記複数の平均輝度信号のうち１
つは、演算器１０９に入力されて３倍にされる。この３
倍となった信号は、分母信号とされる。

【００２７】上記の分子信号と分母信号とは、割算器１
１０に入力されて、分子信号が分母信号により割算され
る。そして、割算器１１０で得られた割算結果は、補正
信号としてタイミング調整用の遅延器１１１に入力され
る。この遅延器１１１の出力が、乗算器２１に入力され
て、入力信号に乗算される。出力端子１１３からはフリ
ッカの除去された撮像信号を得ることができる。

【００２８】図２には、上記の回路の動作を説明するた
めの信号波形例を示している。図２（２Ａ）は、発光周
期が１／１００秒の照明光量であり、図２（２Ｂ）はこ
の照明環境のもとで撮像された撮像信号を示している。
この撮像信号は、電荷蓄積時間を１／１００秒と１／４
００秒とにフィールド毎に切り換えて撮像し、ダイナミ
ックレンジを拡大した撮像信号である。

【００２９】図２（２Ｂ）の撮像信号からもわかるよう
に、この補正回路が補正信号を得るための対象とする信
号は、電荷蓄積時間に対応する３画面分の画面平均輝度
信号である。つまり、信号Ａ、Ｃ、Ｅ、Ｇ、…のグルー
プと、信号Ｂ、Ｄ、Ｆ、Ｈ、…のグループとで別々に補
正信号を作成している。言い換えれば、電荷蓄積時間を
同じくする画面平均輝度信号のグループ毎に、フリッカ
補正信号を得るようにしている。この結果、各画面毎の
信号に対して適切なフリッカ補正信号が得られることに
なる。

【００３０】入力した撮像信号に２０Ｈｚフリッカが生
じているものとすると、この２０Ｈｚフリッカは３フィ
ールドで一巡しているので６フィールドでも一巡してい
るものとみることができる。よって、第１の演算器１０
８の加算出力（Ａ＋Ｃ＋Ｅ）は、フリッカが現れない一
定値とみることができる。一方第２の演算器１０９から
は３Ｃが得られる。割算器１１０では（Ａ＋Ｃ＋Ｅ）／
３Ｃの演算が行われ補正信号が得られる。

【００３１】今、入力端子１０１に入力している撮像信
号が信号Ｆのサイクルの信号であり、遅延器１１１から
出力された補正信号がｎＦであるものとする。この補正
信号は、ｎＦ＝（Ｂ＋Ｄ＋Ｆ）／３Ｆの計算から得られ
ている。ここで、乗算器１１２において演算された結果
は、Ｆ×ｎＦ＝Ｆ×（Ｂ＋Ｄ＋Ｆ）／３Ｆ＝（Ｂ＋Ｄ＋
Ｆ）／３＝一定値となりフリッカ成分が除去されてい
る。

【００３２】図３はこの発明に類似する技術を示してい
る。入力端子２０１には、固体撮像素子で撮像されたフ
リッカを含む撮像信号が入力される。この撮像信号はデ
ジタル化されているものとする。

【００３３】この撮像信号は、１垂直期間積分器２０
２、乗算器２１３に供給される。１垂直期間積分器２０
２から得られた１画面分の平均輝度信号は、遅延器（シ
フトレジスタ）２０３、２０４、２０５に順次入力され
る。各遅延器２０３、２０４、２０５は、入力信号に対
して１フィールド期間の遅延を施す。遅延器２０３の出
力と遅延器２０４の出力は加算器２０６で加算され、こ
の加算器２０６の出力は、加算器２０７において遅延器
２０５の出力と加算される。

【００３４】加算器２０７の出力は比較器２１０の一方
に入力される。先の遅延器２０３の出力は、加算器２０
８において３倍とされる。この加算器２０８の出力は乗
算器２０９において、後述するカウント値が乗算されて
出力され、比較器２１０の他方に供給される。

【００３５】比較器２１０は２入力を比較し、その比較
結果に応じてローレベル“Ｌ”またはハイレベル“Ｈ”
の出力Ｐを得る。例えば加算器２０７の出力（Ａ＋Ｂ＋
Ｃ）が乗算器２９０の出力（ｎ×３Ｂ）と比較される。
そして（ｎ×３Ｂ）＜（Ａ＋Ｂ＋Ｃ）のときは比較器出
力Ｐ＝“Ｌ”（ｎ×３Ｂ）≧（Ａ＋Ｂ＋Ｃ）のときは比
較器出力Ｐ＝“Ｈ”である。そして、Ｐ＝“Ｈ”となっ
たときにカウンタ２２１の値がラッチ回路２１１にラッ
チされるようになっている。カウンタ２２１は例えば水
平周期でリセットされるカウンタであり、このカウンタ
２２１の出力は、デコーダ２２２に入力されて固体撮像
素子の各種駆動パルスを生成するために利用されてい
る。

【００３６】ラッチ回路２１１の出力は、遅延器２１２
を介して乗算器２１３に供給される。この実施の形態に
おいては、ラッチ回路２１１の出力が先の実施の形態の
割り算結果と同様な役割を持つことになる。

【００３７】図４を参照して、上記の実施の形態の動作
を説明する。図４（４Ａ）はフリッカを有する撮像信号
である。図４（４Ｂ）は、カウンタ２１１の出力と比較
器２１０の出力である。カウンタ２２１の出力の例とし
ては、２つの例を示している。１つの例は、画面平均輝
度信号（Ａ、Ｂ、Ｃ）の加算が終了した次の水平期間で
ある。この図のフリッカであると、画面平均輝度信号Ｂ
のレベルは小さいから、ｎ×３Ｂが（ｎ×３Ｂ）≧（Ａ
＋Ｂ＋Ｃ）の関係になるまでには、時間がかかる（ｎ２
のカウントが必要である）。

【００３８】もう一つの例は、画面平均輝度信号（Ｂ、
Ｃ、Ｄ）の加算が終了した次の水平期間の例を示してい
る。この図のフリッカであると、画面平均輝度信号Ｃの
レベルは大きいから、ｎ×３Ｃが（ｎ×３Ｃ）≧（Ｂ＋
Ｃ＋Ｄ）の関係になるまでには、さほど時間がかからな
い（ｎ１のカウントでよい）。

【００３９】上記のように、カウント値は、フリッカの
レベルに応じた補正値として得られる。この実施の形態
であると、規模が大きくなりがちな割算器を用いる必要
がなく、小規模、低コストを実現できる。

【００４０】図５はまたこの発明に類似する技術を示し
ている。図３、図１に示した回路に対応する部分には同
一符号を付している。第1の演算器１０８の出力が第1の
比較信号として比較器２１０に入力される。また、第2
の演算器２０８の出力（３倍信号）が、乗算器２０９に
入力されカウンタ２２１の出力と乗算される。そしてこ
の乗算器２０９の出力が第2の比較信号として比較器２
１０に入力される。

【００４１】図６はまたこの発明に類似する技術であ
る。この回路は図5に示した回路の動作と図３に示した
回路の動作が選択的に得られるようにしたものである。
この回路ではスイッチ３００を設けている。そしてスイ
ッチ３００の一方にはレジスタ１０７の出力が供給さ
れ、他方にはレジスタ１０４の出力が供給されるように
構成されている。そしてスイッチ３００は端子３０１に
供給される切替え信号に応じていずれか一方を導出し、
第1の演算器１０８及び第2の演算器２０８に供給するよ
うになっている。

【００４２】したがって、図示の画面平均輝度信号Ｂが
選択された場合には、図３の回路と全く同じ回路動作を
得ることができ、画面平均輝度信号Ｅが選択された場合
には、図５の回路と全く同じ回路動作を得ることができ
る。

【００４３】

【発明の効果】以上説明したようにこの発明によれば、
フィールド毎に蓄積時間が大きく変化して得られた撮像
信号にも適切に対応することができる。またまたこの発
明によれば、回路規模の小さいフリッカ補正回路を得る
ことができ。またこの発明によれば、フィールド毎に蓄
積時間が大きく変化して得られた撮像信号にも適切に対
応でき、かつ回路規模の小さいフリッカ補正回路を得る
ことができる。

【図面の簡単な説明】

【図１】この発明の一実施の形態を示す図。

【図２】図１の回路の動作を説明するために示した波形
図。

【図３】この発明に類似する回路の図。

【図４】図３の回路の動作を説明するために示した波形
図。

【図５】この発明に類似する他の回路の図。

【図６】この発明に類似するさらに他の回路の図。

【図７】フリッカの発生原因を説明するために示した
図。

【図８】同じくフリッカの他の発生原因を説明するため
に示した図。

【図９】従来考えられたフリッカ補正回路を示す図。

【符号の説明】 １０２、２０２…１垂直期間積分器 １０３〜１０７、
２０３〜２０５…遅延器 １０８…第1の演算器 １０
９…第2の演算器 １１０…割算器。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/243 H04N 5/335

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】固体撮像素子から得られる撮像信号が入力
   される入力端子と、 前記入力端子の撮像信号を１画面単位で積算し、画面単
   位の平均輝度信号を得る積分手段と、前記画面平均輝度
   信号を１画面単位ずつ順次遅延し、複数Ｍ（≧５）の画
   面分の画面平均輝度信号を得る遅延手段と、 前記遅延手段から得られている複数の画面分の画面平均
   輝度信号のうち、２画面分離れた時間に対応する画面平
   均輝度信号をＮ（３≦Ｎ＜Ｍ）個導出して加算し、分子
   信号を得る第１演算手段と、 前記Ｎ個の画面平均輝度信号のうち１つをＮ倍した分母
   信号を得る第２の演算手段と、 前記分子信号を分母信号で割算し、その結果を補正信号
   とする割算手段と、前記割算手段で得られた補正信号を
   前記入力端子に入力する撮像信号に乗算する乗算手段と
   を具備したことを特徴とするフリッカ補正機能を有した
   電子撮像装置。
2. 【請求項２】前記入力端子の撮像信号は、デジタル化さ
   れていることを特徴とする請求項１記載のフリッカ補正
   機能を有した電子撮像装置。