JPH0327543A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0327543A JPH0327543A JP16197989A JP16197989A JPH0327543A JP H0327543 A JPH0327543 A JP H0327543A JP 16197989 A JP16197989 A JP 16197989A JP 16197989 A JP16197989 A JP 16197989A JP H0327543 A JPH0327543 A JP H0327543A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- conductive particles
- electrode
- substrate
- average particle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000002245 particle Substances 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229920005989 resin Polymers 0.000 description 15
- 239000011347 resin Substances 0.000 description 15
- 238000001723 curing Methods 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000001227 electron beam curing Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 229920006332 epoxy adhesive Polymers 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229920000742 Cotton Polymers 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- -1 etc. Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体チップの配線基板上への実装構造に関
するものである。
するものである。
[従来の技術]
近年液晶表示体やICカード等一定面積の配線基板に、
多数の半導体チップを高密度かつ薄型に実装する需要が
強まっている。これらの要求に対応して半導体チップを
フェースダウンの形で直接基板上に実装する方法として
、半導体チップ上の電極と、基板上の配線パターンとを
導電粒子を介して、電気的導通を取る方法が、知られて
いる。
多数の半導体チップを高密度かつ薄型に実装する需要が
強まっている。これらの要求に対応して半導体チップを
フェースダウンの形で直接基板上に実装する方法として
、半導体チップ上の電極と、基板上の配線パターンとを
導電粒子を介して、電気的導通を取る方法が、知られて
いる。
ここで使用されている導電粒子は平均粒径が0.1〜3
0umであり、粒径のばらつきが平均粒径の40%以上
のものである。
0umであり、粒径のばらつきが平均粒径の40%以上
のものである。
〔発明が解決しようとする課題1
しかしながら、従来の方法では、導電粒子の大きさに大
きなばらつきがあるため、以下の問題点を有する。
きなばらつきがあるため、以下の問題点を有する。
導電粒子の大きさが不揃いの場合、半導体チップと基板
との間のギャップを均一にすることが困難であり、この
ため導電粒子のつぶし量に差ができ、大きな内部応力を
生しる。また、ギャップに寄与できる粒子より粒径の小
さな粒子は、上下の電気的導通に寄与できず、電極のオ
ーブンの原因となる。さらに、粒径の大きな粒子では、
接続ピッチが小さくなった場合、隣接した配線パターン
間での電気的短絡が生じる。
との間のギャップを均一にすることが困難であり、この
ため導電粒子のつぶし量に差ができ、大きな内部応力を
生しる。また、ギャップに寄与できる粒子より粒径の小
さな粒子は、上下の電気的導通に寄与できず、電極のオ
ーブンの原因となる。さらに、粒径の大きな粒子では、
接続ピッチが小さくなった場合、隣接した配線パターン
間での電気的短絡が生じる。
このようにして、導電粒子の大きさが不揃いの場合、半
導体装置の信頼性は、著しく低下する。
導体装置の信頼性は、著しく低下する。
そこで、本発明はこのような問題を解決するちので、そ
の目的とするところは、多数の半導体チップを微細ピッ
チの配線基板上に高密度に実装し、かつ信頼性の高い実
装構造を提供するものである。
の目的とするところは、多数の半導体チップを微細ピッ
チの配線基板上に高密度に実装し、かつ信頼性の高い実
装構造を提供するものである。
[課題を解決するための手段1
本発明の半導体装置は、半導体チップ上の電極と、基板
上の当該電極に対応する配線パターンとを、導電粒子を
介して電気的接続を取る構造の半導体装置において、導
電粒子の平均粒径を3〜20umとし、粒径のばらつき
を平均粒径の20%以内としたことを特徴とする。
上の当該電極に対応する配線パターンとを、導電粒子を
介して電気的接続を取る構造の半導体装置において、導
電粒子の平均粒径を3〜20umとし、粒径のばらつき
を平均粒径の20%以内としたことを特徴とする。
[実 施 例]
以下、実施例により本発明の詳細を示す。
第1図は、本発明の一実施例を示す断面図であり、lは
基板、2は配線パターン、3は導電粒子、4は樹脂、5
は接着剤、6は電極、7は半導体チップである。
基板、2は配線パターン、3は導電粒子、4は樹脂、5
は接着剤、6は電極、7は半導体チップである。
(実施例l)
ガラス基板l上に半導体チップ7の電極6と対応する形
でインジウムースズ酸化物およびNiメッキにより配綿
パターン2を形成する。この時のパターンピッチは10
0μmである。
でインジウムースズ酸化物およびNiメッキにより配綿
パターン2を形成する。この時のパターンピッチは10
0μmである。
次に、樹脂ボールにNiメッキを施した導電粒子を含有
したアクリル樹脂4を、配線パターン2上の電極6に対
応した位置にスクリーン印刷により印刷し、紫外線を1
500mJ照射して硬化させた。ここで、粒子の平均粒
径および粒度分布は下記第1表の通りである。また、印
刷箇所はlOO力所である。このとき、導電粒子3を含
んだ樹脂4を半導体チップ7の電極6の上に印刷しても
良い。その後、エポキシ系の接着剤5を配線パターン2
、もしくは半導体チップ7に塗布し、半導体チップ7の
電極6と配線パターン2の位置合わせな行った後、半導
体チップ7を10kg/Cm2で加圧しながら、当該接
着剤5を170’Cx30秒の硬化条件により硬化させ
、半導体チッブ7を固定する。この時、導電粒子3は、
半導体チップ7と基板1の間にただ一層のみ存在し、平
均粒径の約5〜40%潰されている。
したアクリル樹脂4を、配線パターン2上の電極6に対
応した位置にスクリーン印刷により印刷し、紫外線を1
500mJ照射して硬化させた。ここで、粒子の平均粒
径および粒度分布は下記第1表の通りである。また、印
刷箇所はlOO力所である。このとき、導電粒子3を含
んだ樹脂4を半導体チップ7の電極6の上に印刷しても
良い。その後、エポキシ系の接着剤5を配線パターン2
、もしくは半導体チップ7に塗布し、半導体チップ7の
電極6と配線パターン2の位置合わせな行った後、半導
体チップ7を10kg/Cm2で加圧しながら、当該接
着剤5を170’Cx30秒の硬化条件により硬化させ
、半導体チッブ7を固定する。この時、導電粒子3は、
半導体チップ7と基板1の間にただ一層のみ存在し、平
均粒径の約5〜40%潰されている。
また、比較例として、同様な方法で、下記の第2表に示
す平均粒径および粒度分布を持つ導電粒子3を用いて半
導体装置(比較例1〜4)を作成した。
す平均粒径および粒度分布を持つ導電粒子3を用いて半
導体装置(比較例1〜4)を作成した。
ここで、導電粒子として、金、半田、等をメッキした樹
脂ボールを使用してもよい。
脂ボールを使用してもよい。
また、導電樹脂の基剤として、熱硬化、電子線硬化、嫌
気性硬化、常温硬化、紫外線・熱併用硬化、等の樹脂を
使用してちよい。
気性硬化、常温硬化、紫外線・熱併用硬化、等の樹脂を
使用してちよい。
また、接着剤として、紫外線硬化、電子線硬化、嫌気性
硬化、常温硬化、紫外線・熱併用硬化、等の樹脂を使用
してもよい。
硬化、常温硬化、紫外線・熱併用硬化、等の樹脂を使用
してもよい。
上記試料を各5個づつ作製し、ボンディング直後及び8
5゜C/85%の放置試験100Hおよび3 0 0
Hにおける電極とバクーンのオープンが5個中何個発生
したかを第3表にしめす。
5゜C/85%の放置試験100Hおよび3 0 0
Hにおける電極とバクーンのオープンが5個中何個発生
したかを第3表にしめす。
第 1 表
第 2 表
第 3 表
また、比較例4においては、導電粒子によるパターン間
の短絡がみられた。
の短絡がみられた。
第 4 表
(実施例2)
ガラス基板上のパターンピッチを50μmとして(実施
例1)と同様に半導体装置を作製した。
例1)と同様に半導体装置を作製した。
上記試料を各5個づつ作製し、ボンディング直後及び8
5℃/85%の放置試験1 00Hおよび300Hにお
ける電極とパターンのオーブンが5個中何個発生したか
を第4表に示す。
5℃/85%の放置試験1 00Hおよび300Hにお
ける電極とパターンのオーブンが5個中何個発生したか
を第4表に示す。
(実施例3)
ガラスエポキシ樹脂基板l上に半導体チップ7の電極6
と対応する形で銅配線パターン2を形成する。この時の
パターンビッヂは、100umである。
と対応する形で銅配線パターン2を形成する。この時の
パターンビッヂは、100umである。
次に、Ni粒子を含んだエポキシ樹脂4を、配線パター
ン2上の電極6に対応した位置に印刷し、焼成炉中で1
50゜CX2H加熱して硬化させた。ここで、粒子の平
均粒径および粒度分布は実施例1に示す上記第1表の通
りである。また、印刷箇所は100カ所である。このと
き、導電粒子3を含んだ樹脂4を半導体チップ7の電極
6の上に印刷しても良い。その後、エボキシ系の接着剤
5を配線パターン2、もしくは半導体チップ7に塗布し
、半導体ヂップ7の電極6と配線パターン2の位置合わ
せを行った後、半導体チップ7を15kg/cm2で加
圧しながら、当該接着剤5を170℃×30秒の硬化条
件により硬化させ、半導体チップ7を固定する。この時
、導電粒子3は、半導体チップ7と基板1の間にただ一
層のみ存在している。
ン2上の電極6に対応した位置に印刷し、焼成炉中で1
50゜CX2H加熱して硬化させた。ここで、粒子の平
均粒径および粒度分布は実施例1に示す上記第1表の通
りである。また、印刷箇所は100カ所である。このと
き、導電粒子3を含んだ樹脂4を半導体チップ7の電極
6の上に印刷しても良い。その後、エボキシ系の接着剤
5を配線パターン2、もしくは半導体チップ7に塗布し
、半導体ヂップ7の電極6と配線パターン2の位置合わ
せを行った後、半導体チップ7を15kg/cm2で加
圧しながら、当該接着剤5を170℃×30秒の硬化条
件により硬化させ、半導体チップ7を固定する。この時
、導電粒子3は、半導体チップ7と基板1の間にただ一
層のみ存在している。
また、比較例として、同様な方法で、実施例1の上記第
2表に示す平均粒径および粒度分布を持つ導電粒子3を
用いて半導体装置(比較例1〜6)を作成した。
2表に示す平均粒径および粒度分布を持つ導電粒子3を
用いて半導体装置(比較例1〜6)を作成した。
ここで、導電粒子として、金、半田、銀、銅、カーボン
等の材質の粒子および金属メッキを施したセラミック粒
子を使用してちよい。
等の材質の粒子および金属メッキを施したセラミック粒
子を使用してちよい。
また、導電樹脂の基剤として、熱硬化、電子線硬化、嫌
気性硬化、常温硬化、紫外線・熱併用硬化、等の樹脂を
使用してちよい。
気性硬化、常温硬化、紫外線・熱併用硬化、等の樹脂を
使用してちよい。
また、接着剤として、紫外線硬化、電子線硬化、嫌気性
硬化、常温硬化、紫外線・熱併用硬化、等の樹脂を使用
してもよい。
硬化、常温硬化、紫外線・熱併用硬化、等の樹脂を使用
してもよい。
上記試料を各5個づつ作製し、ボンディング直後及び8
5゜C/85%の放置試験1 00H及び300Hにお
ける電極とパターンのオープンが5個中何個発生したか
を第5表に示す。
5゜C/85%の放置試験1 00H及び300Hにお
ける電極とパターンのオープンが5個中何個発生したか
を第5表に示す。
また、比較例4では導電粒子によるパターン間の短絡が
みられた。
みられた。
第 5 表
個中何個発生したかを第6表に示す。
また、比較例4においては、導電粒子によるパターン間
の短絡がみられた。
の短絡がみられた。
第 6 表
(実施例5)
ガラスエポキシ樹脂基板上に50μmピッチの銅パター
ンを形成し(実施例4)と同様に半導体装置を作製した
。
ンを形成し(実施例4)と同様に半導体装置を作製した
。
上記試料を各5個づつ作製し、ボンデイング直後及び8
5゜C/85%の放置試験100Hおよび300Hにお
ける電極とパターンのオーブンが5[発明の効果] 以上述べたように本発明によれば、半導体チップ上の電
極と、当該電極に対応ずる配線パターンとの接続におい
て、導電粒子を含有した導電性樹脂が当該電極に対応し
たパターン上のみに配置1l 12 し、この粒子の平均粒径な3〜20μmとし、そのばら
つきを平均粒径の20%以下にすることにより、以下の
効果が得られる。
5゜C/85%の放置試験100Hおよび300Hにお
ける電極とパターンのオーブンが5[発明の効果] 以上述べたように本発明によれば、半導体チップ上の電
極と、当該電極に対応ずる配線パターンとの接続におい
て、導電粒子を含有した導電性樹脂が当該電極に対応し
たパターン上のみに配置1l 12 し、この粒子の平均粒径な3〜20μmとし、そのばら
つきを平均粒径の20%以下にすることにより、以下の
効果が得られる。
■100μmピッチ、あるいはそれ以下の微細ピッチの
接続が可能となる。
接続が可能となる。
■半導体チップの電極と、基板の配線パターンとの電気
的接続を確実にとり、半導体チップと基板とのギャップ
を均一にすることが可能となり、ギャップの不均一に起
因する応力の発生を大幅に軽滅ずることで、信頼性を大
幅に向上する事が可能となった。
的接続を確実にとり、半導体チップと基板とのギャップ
を均一にすることが可能となり、ギャップの不均一に起
因する応力の発生を大幅に軽滅ずることで、信頼性を大
幅に向上する事が可能となった。
■半導体チップの電極と配線パターン間の接続に関与す
る導電粒子は、垂直方向には1個しか存在しないため、
当該電極とパターンでの接触点が2カ所となり、従来の
様に複数の粒子により接続した場合より信頼性が向上ず
る。
る導電粒子は、垂直方向には1個しか存在しないため、
当該電極とパターンでの接触点が2カ所となり、従来の
様に複数の粒子により接続した場合より信頼性が向上ず
る。
■電気的接続は導電粒子を介して圧接により得ているた
め、半田付けや合金の形成が困難であるTTO等への接
続ち可能である。さらに樹脂製の導電粒子を用いること
により、接続部の温度変化時の熱膨張に追従して電気的
接続を維持させ半導体チップへのストレスを低減ずるこ
とができ、高い信頼性が得られる。
め、半田付けや合金の形成が困難であるTTO等への接
続ち可能である。さらに樹脂製の導電粒子を用いること
により、接続部の温度変化時の熱膨張に追従して電気的
接続を維持させ半導体チップへのストレスを低減ずるこ
とができ、高い信頼性が得られる。
第l図は、本発明におレ1る半導体装置の一実施例の断
面図である。 ・基板 配線バクーン ・導電粒子 ・樹脂 ・接着剤 ・電極 半導体ヂップ 以上
面図である。 ・基板 配線バクーン ・導電粒子 ・樹脂 ・接着剤 ・電極 半導体ヂップ 以上
Claims (1)
- 半導体チップ上の電極と、基板上の当該電極に対応する
配線パターンとを、導電粒子を介して電気的接続を取る
構造の半導体装置において、導電粒子の平均粒径を3〜
20μmとし、粒径のばらつきを平均粒径の20%以内
としたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16197989A JPH0327543A (ja) | 1989-06-23 | 1989-06-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16197989A JPH0327543A (ja) | 1989-06-23 | 1989-06-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0327543A true JPH0327543A (ja) | 1991-02-05 |
Family
ID=15745718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16197989A Pending JPH0327543A (ja) | 1989-06-23 | 1989-06-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0327543A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5592365A (en) * | 1993-12-21 | 1997-01-07 | Sharp Kabushiki Kaisha | Panel assembly structure and panel assembling method capable of achieving a highly reliable connection of electrode terminals even when the electrode terminals have a fine pitch |
-
1989
- 1989-06-23 JP JP16197989A patent/JPH0327543A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5592365A (en) * | 1993-12-21 | 1997-01-07 | Sharp Kabushiki Kaisha | Panel assembly structure and panel assembling method capable of achieving a highly reliable connection of electrode terminals even when the electrode terminals have a fine pitch |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69737375T2 (de) | Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens | |
US5783465A (en) | Compliant bump technology | |
US6372547B2 (en) | Method for manufacturing electronic device with resin layer between chip carrier and circuit wiring board | |
DE3888895T2 (de) | Verfahren zum elektrischen Verbinden von integrierten Schaltungschips, eine Harzzusammensetzung für Podeste, und gemäss diesem Verfahren hergestellte Flüssigkristallanzeigevorrichtung. | |
US8035202B2 (en) | Electronic device having a wiring substrate | |
US7300865B2 (en) | Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive | |
US5907187A (en) | Electronic component and electronic component connecting structure | |
US20050148165A1 (en) | Conductive pattern producing method and its applications | |
US6335271B1 (en) | Method of forming semiconductor device bump electrodes | |
US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
US6653219B2 (en) | Method of manufacturing bump electrodes and a method of manufacturing a semiconductor device | |
KR20030090481A (ko) | 비도전성 접착제로 ic 칩을 기판에 본딩하는 방법과형성된 조립물 | |
KR102006637B1 (ko) | 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 | |
JPH0327543A (ja) | 半導体装置 | |
JPH09246319A (ja) | フリップチップ実装方法 | |
JPH118474A (ja) | 多層基板の製造方法 | |
JPH0327542A (ja) | 半導体装置の実装構造 | |
JPH05290946A (ja) | 電子部品実装方法 | |
JP3895020B2 (ja) | 導電性バンプの形成方法 | |
JPH10125720A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH11224915A (ja) | 半導体接続用基板 | |
JPH0851178A (ja) | ボールグリッドアレイパッケージおよびそのボールグリッドアレイの形成方法 | |
JPH01136344A (ja) | 半導体チップの実装構造 | |
JPH02144945A (ja) | 半導体搭載用基板およびその製造方法 | |
JPH10313023A (ja) | 半導体素子の実装方法 |