JPH03266436A - 延伸グレン構造を有するアルミニウム導体の製造方法 - Google Patents

延伸グレン構造を有するアルミニウム導体の製造方法

Info

Publication number
JPH03266436A
JPH03266436A JP2410569A JP41056990A JPH03266436A JP H03266436 A JPH03266436 A JP H03266436A JP 2410569 A JP2410569 A JP 2410569A JP 41056990 A JP41056990 A JP 41056990A JP H03266436 A JPH03266436 A JP H03266436A
Authority
JP
Japan
Prior art keywords
holes
aluminum
film
dielectric layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2410569A
Other languages
English (en)
Inventor
Eliot K Broadbent
エリオト　ケイ　ブロードベント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH03266436A publication Critical patent/JPH03266436A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
［０００１］
【産業上の利用分野】
本発明は半導体装置におけるアルミニウムまたはアルミ
ニウム合金のエレクトロマイグレーションを減少させる
方法に関する。 ［０００２］
【従来の技術】
高密度に集積された回路に用いられるアルミニウムまた
はアルミニウム合金によく生じる故障の原因はエレクト
ロマイグレーションである。このエレクトロマイグレー
ションは大きな直流電流や高温の状態の下で特によく生
じ、これらの状態は半導体装置を作動している際には非
常によく起こることである。これらの状態の下では、ア
ルミニウム金属は、導体を含むアルミニウムを流れる電
流によって移動し、このことはアルミニウムに望ましく
ない気孔や望ましくない過度の堆積を生じさせる原因と
なる。その結果、これらの半導体装置において、過剰の
電気的および／または熱抵抗が生じるに至るまで、望ま
しくない抵抗が増大し、半導体装置の早期故障の原因と
なる。 ［０００３］ ポリ結晶アルミニウム導体におけるエレクトロマイグレ
ーションはグレン境界に沿って進行するということは既
に知られている。ポリ結晶グレンの間の不秩序な領域で
あるグレン境界は、結晶グレン＜１１１＞のバルクのそ
れよりも低い拡散用活性エネルギを有している。 ［０００４］ この知見に基づいた方法が米国特許第４，３５２，２３
９号に開示されている。この米国特許においては、グレ
ン境界を導体ラインの長さ方向に沿って延ばさず、導体
ラインを直接に横切って延ばす方法によってエレクトロ
マイグレーションを効果的に抑制している。 ［０００５］ 図１に示すように、浅い孔１のアレイが厚さ１．０μｍ
のシリコンジ酸化物の平面層３にプラズマエツチングに
よってエツチングされて形成されている。 ［００１９］ 孔１は約０．１〜０．３μｍの深さであり、直径が約１
μｍである。これらの孔１は横３列に２〜４μｍのピッ
チ間隔でライン状のパターンにエツチングされており、
このライン状パターンは所望のアルミニウム接続マスク
と同一である。 ［００２０］ 図２に示すように、約２００〜１０００オングストロー
ムの単位のＴｉＷの薄い層５が、スパッタリングまたは
蒸着法によって、シリコンジ酸化層３の表面上に、およ
び孔１内部に張られている。 ［００２１］ このＴｉＷの薄い層の上に厚さ０．５〜１．５μｍのア
ルミニウムの薄いフィルム７が配されている。 ［００２２］
【図１】 本発明に係る方法の一過程において誘電層に形成された
孔のアレイの上方から見た平面図である。
【図２】 薄いＴｉＷ層を有する図１の孔のアレイ、および本発明
に係る方法の別の過程におけるＡ１フィルムの断面図で
ある。
【図３】 レーザースキャンニングにより溶解し、再結晶化した後
のアルミニウムフィルムの上方からの平面図であって、
孔の列およびコラムと直交して整列しているグレン境界
が形成されているアルミニウムフィルムの方向性を有す
る結晶構造を示す。
【図４】 図３に示した方向性を有する結晶構造の断面図である。
【図５】 グレン境界と直交して整列しているフォトレジストマス
クを介して図３の方向性を有するポリ結晶アルミニウム
構造をプラズマエツチングすることによって生成された
導電体の平面図である。
【符号の説明】
１孔 ３　平面層 Ｓ　　ＴｉＷ層 ７　アルミニウムフィルム １１　グレン境界 １３　アルミニウム導電体 １５　グレン

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】半導体装置の誘電層上のアルミニウムまた
    はアルミニウム合金ポリ結晶導電体のエレクトロマイグ
    レーションを減少させる方法であって、前記誘電層内に
    少なくとも三つの孔の幅の孔コラムのアレイをエッチン
    グする過程を備え、前記孔は前記層を部分的に延びて所
    望の接続パターンに対応するライン状パターンに形成さ
    れており、前記孔のピッチは約１／２〜５μｍであり、
    前記孔の深さは１／１０〜１／２μｍであり、前記孔が
    形成されている前記誘電層の表面上にある前記孔を満た
    すのに少なくとも十分な厚さを有するアルミニウムまた
    はアルミニウム合金の薄いフィルムを配する過程と、 アルミニウムまたはアルミニウム合金の前記フィルムを
    、該フィルムを溶かすのに十分な強度を有するレーザー
    光線でスキャンニングし、フィルムを流動状態にして平
    面化し、前記フィルムの冷却の際に、前記フィルムが孔
    パターンの列およびコラムと直交しているグレン境界を
    有する方向性をもった結晶構造を形成する過程と、 所望の導電体ラインの幅を横切る方向にのみ結晶境界が
    延びるようにフォトレジストマスクを前記結晶構造に合
    わせる過程と、前記フォトレジストマスクを介して前記
    結晶構造をプラズマエッチングすることにより前記所望
    の導電体ラインの外側の前記結晶構造からアルミニウム
    材料を取り除く過程と、 を備える方法。
  2. 【請求項２】前記アルミニウムまたはアルミニウム合金
    の層が前記レーザー光線でスキャンニングされる間に前
    記誘電層は摂氏２６０〜４００度の温度まで加熱される
    ことを特徴とする請求項１記載の方法。
  3. 【請求項３】前記孔は約０．１〜０．３μｍの深さであ
    ることを特徴とする請求項１または請求項２記載の方法
    。
  4. 【請求項４】前記アルミニウムまたはアルミニウム合金
    層を配する前に、流れ改良材料の薄いフィルムを前記誘
    電層上に配したことを特徴とする請求項１記載の方法。
JP2410569A 1989-12-18 1990-12-14 延伸グレン構造を有するアルミニウム導体の製造方法 Pending JPH03266436A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/452,860 US4976809A (en) 1989-12-18 1989-12-18 Method of forming an aluminum conductor with highly oriented grain structure
US452860 1989-12-18

Publications (1)

Publication Number Publication Date
JPH03266436A true JPH03266436A (ja) 1991-11-27

Family

ID=23798249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2410569A Pending JPH03266436A (ja) 1989-12-18 1990-12-14 延伸グレン構造を有するアルミニウム導体の製造方法

Country Status (4)

Country Link
US (1) US4976809A (ja)
EP (1) EP0434138A1 (ja)
JP (1) JPH03266436A (ja)
KR (1) KR910013434A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004511908A (ja) * 2000-10-10 2004-04-15 ザ　トラスティーズ　オブ　コロンビア　ユニヴァーシティ　イン　ザ　シティ　オブ　ニューヨーク 薄い金属層を処理する方法及び装置
US6887346B2 (en) 1998-01-15 2005-05-03 3M Innovative Properties Company Spinning disk evaporator

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3099406B2 (ja) * 1991-04-05 2000-10-16 ヤマハ株式会社 集積回路の多層配線構造
JPH05275540A (ja) * 1992-03-28 1993-10-22 Yamaha Corp 集積回路装置
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
DE10217876A1 (de) * 2002-04-22 2003-11-06 Infineon Technologies Ag Verfahren zur Herstellung dünner metallhaltiger Schichten mit geringem elektrischen Widerstand
AU2003272222A1 (en) 2002-08-19 2004-03-03 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
TWI331803B (en) 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
JP5164378B2 (ja) 2003-02-19 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 逐次的横方向結晶化技術を用いて結晶化させた複数の半導体薄膜フィルムを処理するシステム及びプロセス
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
TWI366859B (en) 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
KR101124503B1 (ko) * 2005-06-24 2012-03-15 삼성전자주식회사 고배향성 실리콘층 형성방법 및 고배향성 실리콘층적층기판
CN110343982A (zh) * 2019-07-30 2019-10-18 南京理工大学 一种纳米双峰异构铝镁合金制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070524A (en) * 1976-02-23 1978-01-24 Standard Oil Company (Indiana) Self-bonding varnish for magnetic wire comprising polyalkylenetrimellitate imide polyalkylenetrimellitate ester
US4267012A (en) * 1979-04-30 1981-05-12 Fairchild Camera & Instrument Corp. Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
EP0020134A1 (en) * 1979-05-29 1980-12-10 Massachusetts Institute Of Technology Method of enhancing epitaxy and preferred orientation in films deposited on solid substrates
DE3071878D1 (en) * 1979-11-30 1987-02-05 Western Electric Co Fine-line solid state device
US4352239A (en) * 1980-04-17 1982-10-05 Fairchild Camera And Instrument Process for suppressing electromigration in conducting lines formed on integrated circuits by control of crystalline boundary orientation
US4566177A (en) * 1984-05-11 1986-01-28 Signetics Corporation Formation of electromigration resistant aluminum alloy conductors
US4720908A (en) * 1984-07-11 1988-01-26 Texas Instruments Incorporated Process for making contacts and interconnects for holes having vertical sidewalls
US4744858A (en) * 1985-03-11 1988-05-17 Texas Instruments Incorporated Integrated circuit metallization with reduced electromigration
JPS62293740A (ja) * 1986-06-13 1987-12-21 Fujitsu Ltd 半導体装置の製造方法
US4758533A (en) * 1987-09-22 1988-07-19 Xmr Inc. Laser planarization of nonrefractory metal during integrated circuit fabrication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6887346B2 (en) 1998-01-15 2005-05-03 3M Innovative Properties Company Spinning disk evaporator
JP2004511908A (ja) * 2000-10-10 2004-04-15 ザ　トラスティーズ　オブ　コロンビア　ユニヴァーシティ　イン　ザ　シティ　オブ　ニューヨーク 薄い金属層を処理する方法及び装置

Also Published As

Publication number Publication date
EP0434138A1 (en) 1991-06-26
KR910013434A (ko) 1991-08-08
US4976809A (en) 1990-12-11

Similar Documents

Publication Publication Date Title
JPH03266436A (ja) 延伸グレン構造を有するアルミニウム導体の製造方法
US6815354B2 (en) Method and structure for thru-mask contact electrodeposition
JPH03198327A (ja) 半導体装置の製造方法
US5202274A (en) Method of fabricating thin film transistor
US4062720A (en) Process for forming a ledge-free aluminum-copper-silicon conductor structure
JP3509049B2 (ja) ヒューズ酸化物の厚さが調整されたヒューズ窓
US5483092A (en) Semiconductor device having a via-hole with a void area for reduced cracking
US4879587A (en) Apparatus and method for forming fusible links
KR900002686B1 (ko) 열전도 제어층을 사용하여 간접가열 함으로써 도전성막을 재결정화하는 방법
US4655850A (en) Method of forming monocrystalline thin films by parallel beam scanning of belt shaped refractory metal film on amorphous or polycrystalline layer
US6376357B1 (en) Method for manufacturing a semiconductor device with voids in the insulation film between wirings
US4176016A (en) Forming electrically insulating layers by sputter deposition
JP2005158270A (ja) 被加熱物載置用ヒータ部材及び加熱処理装置
JPH02185025A (ja) 半導体装置の製造方法
JP3150792B2 (ja) 電子回路の作製方法
US4071378A (en) Process of making a deep diode solid state transformer
KR930024103A (ko) 반도체 장치의 제조방법
US5057452A (en) Method of manufacturing a semiconductor device
GB1572045A (en) Semiconductor devices
JPH0346977B2 (ja)
JP2961906B2 (ja) 半導体装置
JPS63114144A (ja) 半導体装置の製造方法
KR100456394B1 (ko) 반도체제조장치및이를채용한반도체소자의배선형성방법
JPS6369218A (ja) 単結晶性ｓｏｉ基板の形成方法
JPS6362893B2 (ja)