JPH03262308A - デュアルゲート電界効果トランジスタ増幅回路 - Google Patents
デュアルゲート電界効果トランジスタ増幅回路Info
- Publication number
- JPH03262308A JPH03262308A JP6184490A JP6184490A JPH03262308A JP H03262308 A JPH03262308 A JP H03262308A JP 6184490 A JP6184490 A JP 6184490A JP 6184490 A JP6184490 A JP 6184490A JP H03262308 A JPH03262308 A JP H03262308A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- bias
- bias voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 7
- 230000009977 dual effect Effects 0.000 title claims description 11
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、マイクロ波帯等の高周波信号が増幅される
デュアルゲート電界効果トランジスタ増幅回路の改良に
関する。
デュアルゲート電界効果トランジスタ増幅回路の改良に
関する。
（従来の技術）
マイクロ波帯における利得制御機能を付加した電力増幅
回路として、しばしばソース接地形のデュアル（ｄｕａ
りゲート電界効果トランジスタ（以下ＦＥＴと略称する
）が採用されている。
回路として、しばしばソース接地形のデュアル（ｄｕａ
りゲート電界効果トランジスタ（以下ＦＥＴと略称する
）が採用されている。
従来のソース接地形のデュアルゲートＦＥＴ増幅回路は
、第３図に示すようにＦＥＴＩの第１のゲートＩＩＧに
は入力端子２を介して信号源３が接続され、第２のゲー
ト１２Ｇに供給のバイアス電圧Ｖｇ２の制御により、高
周波信号Ｓが利得制御を受けて、ドレインｌＤに接続さ
れた出力端子４から導出される。５及び６は夫々バイア
ス供給用のドレイン端子及びゲート端子であり、夫々直
流電源５ａ。
、第３図に示すようにＦＥＴＩの第１のゲートＩＩＧに
は入力端子２を介して信号源３が接続され、第２のゲー
ト１２Ｇに供給のバイアス電圧Ｖｇ２の制御により、高
周波信号Ｓが利得制御を受けて、ドレインｌＤに接続さ
れた出力端子４から導出される。５及び６は夫々バイア
ス供給用のドレイン端子及びゲート端子であり、夫々直
流電源５ａ。
６ｂが接続されている。Ｒ１，Ｒ２はバイアス抵抗、
Ｒ３はゲート抵抗、ｌＳはソースを示す。
Ｒ３はゲート抵抗、ｌＳはソースを示す。
いま、第２のゲート電圧ｖｇ２を一定としたとき、ドレ
イン電圧Ｖｄとドレイン電流１ｄとの関係は、第１のゲ
ート電圧Ｖｇｌをパラメータとして表わせば第４図（ａ
） 、 （ｂ）に示すようになる。但し、各電圧値はソ
ース電位（接地）を基準とし、第４図（ａ）には第２の
ゲート電圧Ｖｇ２が零（Ｖｇ２−０）、同図（ｂ）は第
２のゲート電圧Ｖｇ２が零よりも低い電圧（この例では
Ｖｇ２−−Ｉ Ｖ）で一定値としたときの特性曲線図を
示す。
イン電圧Ｖｄとドレイン電流１ｄとの関係は、第１のゲ
ート電圧Ｖｇｌをパラメータとして表わせば第４図（ａ
） 、 （ｂ）に示すようになる。但し、各電圧値はソ
ース電位（接地）を基準とし、第４図（ａ）には第２の
ゲート電圧Ｖｇ２が零（Ｖｇ２−０）、同図（ｂ）は第
２のゲート電圧Ｖｇ２が零よりも低い電圧（この例では
Ｖｇ２−−Ｉ Ｖ）で一定値としたときの特性曲線図を
示す。
一般に、増幅回路を構成するとき、ドレイン１０と第１
のゲートＩＩＧとに印加されるバイアス電圧のレベルは
、増幅回路の目的によって異なる。
のゲートＩＩＧとに印加されるバイアス電圧のレベルは
、増幅回路の目的によって異なる。
そこで、第２のゲート電圧Ｖｇ２を零とした場合、Ａ級
動作を行わせるのに最適な動作点は第４図（ａ）に示す
特性曲線のほぼ中央位置、即ち第１のゲート電圧Ｖｇｌ
が一２ｖの動作特性曲線上のほぼ中央の位置Ｐに設定さ
れる。
動作を行わせるのに最適な動作点は第４図（ａ）に示す
特性曲線のほぼ中央位置、即ち第１のゲート電圧Ｖｇｌ
が一２ｖの動作特性曲線上のほぼ中央の位置Ｐに設定さ
れる。
このとき第１のゲート電圧Ｖｇｌの値を変化させたとき
、ドレイン電流Ｉｄの上下電流振幅がほぼ等しいから最
大電力を効率良く取出すことができる。
、ドレイン電流Ｉｄの上下電流振幅がほぼ等しいから最
大電力を効率良く取出すことができる。
このような条件のもとで、第２のゲートバイアス電圧ｖ
ｇ２を負（Ｖｇ２−−ＩＶ）とすると、特性曲線は第４
図（ｂ）のようになり、第１のゲート電圧Ｖｇｌの各ス
テップに対するドレイン電流１ｄの振幅幅は上方に偏り
、第１のゲート電圧が低くなるにつれ振幅幅が広くなる
傾向を示す。
ｇ２を負（Ｖｇ２−−ＩＶ）とすると、特性曲線は第４
図（ｂ）のようになり、第１のゲート電圧Ｖｇｌの各ス
テップに対するドレイン電流１ｄの振幅幅は上方に偏り
、第１のゲート電圧が低くなるにつれ振幅幅が広くなる
傾向を示す。
そこで、第２のゲートバイアス電圧Ｖｇ２が零のとき、
最適動作点として設定された位ｊｌｆＰも、ゲートバイ
アス電圧ｖｇ２を変えた（Ｖｇ２−−ＩＶ）ことによっ
て、最適動作点からは外れた位置Ｐ′に移動し、第５図
に比較して示したように直線領域は挟まり動作特性は歪
んだものとなる。
最適動作点として設定された位ｊｌｆＰも、ゲートバイ
アス電圧ｖｇ２を変えた（Ｖｇ２−−ＩＶ）ことによっ
て、最適動作点からは外れた位置Ｐ′に移動し、第５図
に比較して示したように直線領域は挟まり動作特性は歪
んだものとなる。
従って、第２のゲートバイアス電圧Ｖｇ２を変えること
によって、入出力動作の直線性が劣化し、増幅効率の低
下や増幅歪みが増大した。
によって、入出力動作の直線性が劣化し、増幅効率の低
下や増幅歪みが増大した。
このように、従来のデュアルゲー）ＦＥＴ増幅回路では
、第２のゲート電圧Ｖｇ２を制御し、利得調整を行おう
とすると、直線歪みが生じ増幅効率が低下するという欠
点があった。
、第２のゲート電圧Ｖｇ２を制御し、利得調整を行おう
とすると、直線歪みが生じ増幅効率が低下するという欠
点があった。
（発明が解決しようとする課題）
従来のデュアルゲートＦＥＴ増幅回路は、制御電圧によ
って増幅動作特性の直線性が劣化するという欠点があっ
た。
って増幅動作特性の直線性が劣化するという欠点があっ
た。
この発明は、制御電圧を変化させても常に良好な直線性
を維持できるデュアルゲートＦＥＴ増幅回路を提供する
ことを目的とする。
を維持できるデュアルゲートＦＥＴ増幅回路を提供する
ことを目的とする。
［発明の構成］
（課題を解決するための手段）
この発明は、ソース接地形デュアルゲート電界効果トラ
ンジスタ増幅回路において、高周波信号か供給される第
１のゲートと、この第１のゲートのバイアス電圧値とは
異なるバイアス電圧が供給される第２のゲートと、前記
第１のゲートに供給された高周波信号が増幅され導出さ
れるドレイン端子とから構成されたことを特徴とする。
ンジスタ増幅回路において、高周波信号か供給される第
１のゲートと、この第１のゲートのバイアス電圧値とは
異なるバイアス電圧が供給される第２のゲートと、前記
第１のゲートに供給された高周波信号が増幅され導出さ
れるドレイン端子とから構成されたことを特徴とする。
（作 用）
この発明によるデュアルゲートＦＥＴ増幅回路は、第１
のゲート端子のバイアス電圧と第２のゲートバイアス電
圧とが異なるように構成し、第２のゲートに加わる制御
電圧に対応して第１のゲートバイアス電圧を変え得るよ
うに構成したので、第１のゲートバイアス点を常に最適
な動作位置に設定することができる。
のゲート端子のバイアス電圧と第２のゲートバイアス電
圧とが異なるように構成し、第２のゲートに加わる制御
電圧に対応して第１のゲートバイアス電圧を変え得るよ
うに構成したので、第１のゲートバイアス点を常に最適
な動作位置に設定することができる。
（実施例）
以下、この発明によるソース接地形のデュアルゲートＦ
ＥＴ増幅回路の実施例を第１図及び第２図を参照し詳細
に説明する。なお、第１図では直流バイアス系のみを示
し、高周波系の例えばチョーク回路等は省略して示して
いる。
ＥＴ増幅回路の実施例を第１図及び第２図を参照し詳細
に説明する。なお、第１図では直流バイアス系のみを示
し、高周波系の例えばチョーク回路等は省略して示して
いる。
即ち、第１図において、ＦＥＴＩの第１のゲートｌＩＧ
には高周波の信号源３が接続され、高周波信号Ｓは利得
制御端子６からの第２のゲート１２Ｇへの利得制御信号
を受けて、ドレイン１０の出力端子４から増幅されて導
出される。
には高周波の信号源３が接続され、高周波信号Ｓは利得
制御端子６からの第２のゲート１２Ｇへの利得制御信号
を受けて、ドレイン１０の出力端子４から増幅されて導
出される。
５はバイアス供給用のドレイン端子である。また、抵抗
Ｒ４，Ｒ５，Ｒｅは夫々第１ないし第３のゲートバイア
ス抵抗、Ｒ３はゲート抵抗を示す。
Ｒ４，Ｒ５，Ｒｅは夫々第１ないし第３のゲートバイア
ス抵抗、Ｒ３はゲート抵抗を示す。
第１図に示す回路において、制御端子６の利得制御電圧
を変化させたとすれば、第２のゲートバイアス電圧Ｖｇ
２とともに第１のゲートバイアス電圧Ｖｇｌも変化する
が、最適な各ゲートバイアス電圧は抵抗Ｒ４〜Ｒ６によ
る分圧比と直流電源５ａ、６ａで設定されたバイアス供
給電圧レベルとによって決定される。
を変化させたとすれば、第２のゲートバイアス電圧Ｖｇ
２とともに第１のゲートバイアス電圧Ｖｇｌも変化する
が、最適な各ゲートバイアス電圧は抵抗Ｒ４〜Ｒ６によ
る分圧比と直流電源５ａ、６ａで設定されたバイアス供
給電圧レベルとによって決定される。
従って、直流電源６ａはバイアス供給電源であるととも
に利得制御機能をも併せ有するものである。
に利得制御機能をも併せ有するものである。
例えば、ピンチオフ電圧が５■のデュアルゲー）ＦＥＴ
とすれば、第２のゲー）１２Ｇの電圧Ｖｇ２が零Ｖのと
き、Ａ級動作を行わせるのに最適な第１のゲートｌｌＧ
のバイアス設定値（Ｖｇｌ）は約−２Ｖであり、Ｖｇ２
を−ＩＶとしたときの同じく最適なＶｇｌは約−３Ｖで
ある。
とすれば、第２のゲー）１２Ｇの電圧Ｖｇ２が零Ｖのと
き、Ａ級動作を行わせるのに最適な第１のゲートｌｌＧ
のバイアス設定値（Ｖｇｌ）は約−２Ｖであり、Ｖｇ２
を−ＩＶとしたときの同じく最適なＶｇｌは約−３Ｖで
ある。
これらのバイアス設定値はドレインバイアス端子５の印
加電圧をＩＯＶ、直流電源６ａの電圧を一５Ｖとしたと
き、各抵抗Ｒ４〜Ｒ６及びＲ３の抵抗値は夫々ＩＯＫΩ
、２にΩ、４にΩ、６にΩとなり、制御電圧端子６の電
圧を零Ｖ〜−２ｖの範囲で制御することによって最適制
御可能となる。
加電圧をＩＯＶ、直流電源６ａの電圧を一５Ｖとしたと
き、各抵抗Ｒ４〜Ｒ６及びＲ３の抵抗値は夫々ＩＯＫΩ
、２にΩ、４にΩ、６にΩとなり、制御電圧端子６の電
圧を零Ｖ〜−２ｖの範囲で制御することによって最適制
御可能となる。
このように、制御電圧端子６への印加電圧の制御により
第１及び第２のバイアス電圧を同時に変化させ、増幅回
路としての最適動作時のバイアス電圧が設定され、第２
図に示すように、第２のゲート電圧Ｖｇ２を変化させて
も良好な直線動作特性を得ることができる。
第１及び第２のバイアス電圧を同時に変化させ、増幅回
路としての最適動作時のバイアス電圧が設定され、第２
図に示すように、第２のゲート電圧Ｖｇ２を変化させて
も良好な直線動作特性を得ることができる。
［発明の効果］
以上のように、この発明によるデュアルゲー）ＦＥＴ増
幅回路は、簡単な構成により、制御電圧の変化に伴う最
適動作バイアス電位からのずれを補正し、常に最適動作
点を確保できるものであり、広く高周波電力増幅器に適
用して顕著な効果が得られる。
幅回路は、簡単な構成により、制御電圧の変化に伴う最
適動作バイアス電位からのずれを補正し、常に最適動作
点を確保できるものであり、広く高周波電力増幅器に適
用して顕著な効果が得られる。
第１図はこの発明によるデュアルゲートＦＥＴ増幅回路
の一実施例を示す回路図、第２図は第１図に示した回路
の入出力動作特性図、Ｍ３図は従来のデュアルゲートＦ
ＥＴ増幅回路を示す回路図、第４図は第３図に示す回路
の出力動作特性曲線図、第５図は第３図に示した回路の
入出力動作特性図である。 １・・・ＦＥＴ、 ＩＩＧ・・・第１のゲート
、１２Ｇ・・・第２のゲート、 ＩＤ・・・ドレイン、 ３・・・高周波信号源、
４・・・出力端子、 Ｒ１−Ｒｅ・・・抵抗、６・
・・制御端子。
の一実施例を示す回路図、第２図は第１図に示した回路
の入出力動作特性図、Ｍ３図は従来のデュアルゲートＦ
ＥＴ増幅回路を示す回路図、第４図は第３図に示す回路
の出力動作特性曲線図、第５図は第３図に示した回路の
入出力動作特性図である。 １・・・ＦＥＴ、 ＩＩＧ・・・第１のゲート
、１２Ｇ・・・第２のゲート、 ＩＤ・・・ドレイン、 ３・・・高周波信号源、
４・・・出力端子、 Ｒ１−Ｒｅ・・・抵抗、６・
・・制御端子。
Claims (1)
- ソース接地形デュアルゲート電界効果トランジスタ増幅
回路において、高周波信号が供給される第１のゲートと
、この第１のゲートのバイアス電圧値とは異なるバイア
ス電圧が供給される第２のゲートと、前記第１のゲート
に供給された高周波信号が増幅され導出されるドレイン
とから構成されたデュアルゲート電界効果トランジスタ
増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2061844A JPH0793541B2 (ja) | 1990-03-13 | 1990-03-13 | デュアルゲート電界効果トランジスタ増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2061844A JPH0793541B2 (ja) | 1990-03-13 | 1990-03-13 | デュアルゲート電界効果トランジスタ増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03262308A true JPH03262308A (ja) | 1991-11-22 |
| JPH0793541B2 JPH0793541B2 (ja) | 1995-10-09 |
Family
ID=13182804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2061844A Expired - Lifetime JPH0793541B2 (ja) | 1990-03-13 | 1990-03-13 | デュアルゲート電界効果トランジスタ増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793541B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8535490B2 (en) | 2007-06-08 | 2013-09-17 | General Plasma, Inc. | Rotatable magnetron sputtering with axially movable target electrode tube |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60139326U (ja) * | 1984-02-28 | 1985-09-14 | ソニー株式会社 | 高周波信号増幅回路 |
| JPS6365308U (ja) * | 1986-10-20 | 1988-04-30 |
-
1990
- 1990-03-13 JP JP2061844A patent/JPH0793541B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60139326U (ja) * | 1984-02-28 | 1985-09-14 | ソニー株式会社 | 高周波信号増幅回路 |
| JPS6365308U (ja) * | 1986-10-20 | 1988-04-30 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8535490B2 (en) | 2007-06-08 | 2013-09-17 | General Plasma, Inc. | Rotatable magnetron sputtering with axially movable target electrode tube |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0793541B2 (ja) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9768738B2 (en) | Power amplification circuit | |
| CA1176322A (en) | Biasing circuit for power amplifier | |
| US20010040483A1 (en) | Bias network for high efficiency RF linear power amplifier | |
| US5343164A (en) | Operational amplifier circuit with slew rate enhancement | |
| CN112543005B (zh) | 幅度调制对相位调制的补偿电路、射频功率放大器及设备 | |
| US4021751A (en) | Field effect transistor amplifier | |
| US7649411B2 (en) | Segmented power amplifier | |
| CN111200408A (zh) | 线性补偿功率放大器 | |
| JPS631766B2 (ja) | ||
| GB2219705A (en) | Fet amplifier | |
| JP2004505484A (ja) | 共通電極トランジスタ用ネガティブ・フィードバック利得制御 | |
| JPH03262308A (ja) | デュアルゲート電界効果トランジスタ増幅回路 | |
| JPH07212144A (ja) | 高周波増幅器 | |
| JPH04307804A (ja) | 単位利得最終段 | |
| JPH031844B2 (ja) | ||
| US4716378A (en) | Amplifier circuit | |
| JP2570878B2 (ja) | 高周波電力増幅器 | |
| JP2003243951A (ja) | 可変利得増幅器 | |
| US6954123B2 (en) | Tuning circuit | |
| US20020172059A1 (en) | Bias control circuit | |
| US6448853B1 (en) | Distortion improvement in amplifiers | |
| US6043711A (en) | Gate bias circuit of a power amplifier FET | |
| US3984781A (en) | Bias control circuit for an audio amplifier utilizing an unsaturated junction type FET | |
| JPS58977Y2 (ja) | コウタイイキ ｃ キユウデンリヨクゾウフクキ | |
| CN219124181U (zh) | 偏置电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 15 |