JPH031844B2 - - Google Patents
Info
- Publication number
- JPH031844B2 JPH031844B2 JP55093419A JP9341980A JPH031844B2 JP H031844 B2 JPH031844 B2 JP H031844B2 JP 55093419 A JP55093419 A JP 55093419A JP 9341980 A JP9341980 A JP 9341980A JP H031844 B2 JPH031844 B2 JP H031844B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- collector
- emitter
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 15
- 230000000295 complement effect Effects 0.000 claims description 13
- 230000007423 decrease Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は比較的高レベル時の歪を低下させた
Ａ級動作モードを持つ直結増幅回路に関する。
Ａ級動作モードを持つ直結増幅回路に関する。
コンプリメンタリプツシユプル増幅回路として
終段をＡ級動作とした回路が従来より知られてい
る。第１図はその一例を示したもので、初段に電
界効果トランジスタQ1，Q2で構成されるコンプ
リメンタリプツシユプル回路を配設し、該回路に
より入力信号を電圧増幅してトランジスタQ3，
Q4をドライブし、これらのコレクタ出力をコン
プリメンタリプツシユプル回路を構成するトラン
ジスタQ5，Q6で電流増幅し、更に該トランジス
タQ5，Q6にダーリントン接続されたトランジス
タQo，Qpで増幅してそれらのエミツタ抵抗REo，
REp（抵抗値はともにRE）の中点から負荷RLに
電力を供給するようにしたものである。そして、
トランジスタQ5，Q6のベース間に接続された直
流電源Ｉ（電源電圧VE）によりトランジスタQ5，
Q6およびトランジスタQo，Qpにベースバイアス
を加えることによりＡ級動作を行なわせている。
かかる回路においてはトランジスタQo，Qpのコ
レクタ電流をIc（Qo）、Ic（Qp）とするこれらの和
は下式で表わされる。
終段をＡ級動作とした回路が従来より知られてい
る。第１図はその一例を示したもので、初段に電
界効果トランジスタQ1，Q2で構成されるコンプ
リメンタリプツシユプル回路を配設し、該回路に
より入力信号を電圧増幅してトランジスタQ3，
Q4をドライブし、これらのコレクタ出力をコン
プリメンタリプツシユプル回路を構成するトラン
ジスタQ5，Q6で電流増幅し、更に該トランジス
タQ5，Q6にダーリントン接続されたトランジス
タQo，Qpで増幅してそれらのエミツタ抵抗REo，
REp（抵抗値はともにRE）の中点から負荷RLに
電力を供給するようにしたものである。そして、
トランジスタQ5，Q6のベース間に接続された直
流電源Ｉ（電源電圧VE）によりトランジスタQ5，
Q6およびトランジスタQo，Qpにベースバイアス
を加えることによりＡ級動作を行なわせている。
かかる回路においてはトランジスタQo，Qpのコ
レクタ電流をIc（Qo）、Ic（Qp）とするこれらの和
は下式で表わされる。
IC（Qo）＋IC（Qp）＝VE−（VBE１＋VBE２＋VBE３＋V
BE４）／RE 但し、VBE１，VBE２，VBE３，VBE４はトラン
ジスタQ5，Q6，Qo，Qpのそれぞれのベース・エ
ミツタ間電圧である。
BE４）／RE 但し、VBE１，VBE２，VBE３，VBE４はトラン
ジスタQ5，Q6，Qo，Qpのそれぞれのベース・エ
ミツタ間電圧である。
一般にベース・エミツタ間電圧VBEの特性
（VBE−Ic特性）は立上り部分において非線形特性
（指数関数特性）を示すが、上式におけるVBE１，
VBE２はトランジスタQ5，Q6の動作範囲が比較的
狭いので線形の部分で用いられている。しかし、
VBE３，VBE４はトランジスタQo，Qpの動作範囲
が広いため高レベル出力時に非線形の部分にも及
ぶことがあり、このため出力信号に奇数次歪が生
じることがある。第２図はこの状態を示したもの
で直流電源１の中点とエミツタ抵抗REo・REpの
中間点の電圧Viが比較的高いところで出力電流Ip
（Ip＝Ic（Qo）−Ic（Qp））の特性が非線形となり、こ
のため入力信号のレベルが高いところで出力信号
の波形は奇数次歪を含んだものとなつている。
（VBE−Ic特性）は立上り部分において非線形特性
（指数関数特性）を示すが、上式におけるVBE１，
VBE２はトランジスタQ5，Q6の動作範囲が比較的
狭いので線形の部分で用いられている。しかし、
VBE３，VBE４はトランジスタQo，Qpの動作範囲
が広いため高レベル出力時に非線形の部分にも及
ぶことがあり、このため出力信号に奇数次歪が生
じることがある。第２図はこの状態を示したもの
で直流電源１の中点とエミツタ抵抗REo・REpの
中間点の電圧Viが比較的高いところで出力電流Ip
（Ip＝Ic（Qo）−Ic（Qp））の特性が非線形となり、こ
のため入力信号のレベルが高いところで出力信号
の波形は奇数次歪を含んだものとなつている。
この発明は、上述の点に鑑みてなされたもの
で、比較的高レベル時の歪を低下させたＡ級動作
モードを持つ直結増幅回路を提供しようとするも
のである。
で、比較的高レベル時の歪を低下させたＡ級動作
モードを持つ直結増幅回路を提供しようとするも
のである。
この発明は、入力端に印加された入力信号を電
圧増幅した信号を各コレクタからそれぞれ出力す
るコンプリメンタリプツシユプルトランジスタか
らなる入力段回路と、各ベースにドライブ信号が
印加され、各コレクタが正負電源にそれぞれ接続
され、各エミツタが抵抗を介して出力端に共通接
続されたコンプリメンタリプツシユプルトランジ
スタからなるＡ級動作用の出力段回路と、各コレ
クタが前記出力段回路の両ベースにそれぞれ接続
され、各エミツタがそれぞれ抵抗を介し前記正負
電源にそれぞれ接続され、各ベースが前記入力段
回路のコレクタにそれぞれ接続されたコンプリメ
ンタリトランジスタからなる電流ドライブ回路
と、各コレクタが前記出力段回路の両ベースにそ
れぞれ接続され、各エミツタが電流検出抵抗の両
端にそれぞれ接続され、各ベースが前記出力段回
路のエミツタ抵抗の両端にそれぞれ接続されたコ
ンプリメンタリトランジスタからなる第１バイア
ス制御回路と、各ベースが前記第１バイアス制御
回路の各エミツタにそれぞれ接続され、各エミツ
タが直接または電圧源を介し共通接続され、各コ
レクタがそれぞれ抵抗を介し前記正負電源にそれ
ぞれ接続されたコンプリメンタリトランジスタか
らなる制御電流検出回路と、各ベースが前記制御
電流検出回路の各コレクタにそれぞれ接続され、
各エミツタがそれぞれ抵抗を介し前記正負電源に
それぞれ接続され、各コレクタが前記電流ドライ
ブ回路の各ベースにそれぞれ接続されたコンプリ
メンタリトランジスタからなる第２バイアス制御
回路とからなることを特徴とするものである。
圧増幅した信号を各コレクタからそれぞれ出力す
るコンプリメンタリプツシユプルトランジスタか
らなる入力段回路と、各ベースにドライブ信号が
印加され、各コレクタが正負電源にそれぞれ接続
され、各エミツタが抵抗を介して出力端に共通接
続されたコンプリメンタリプツシユプルトランジ
スタからなるＡ級動作用の出力段回路と、各コレ
クタが前記出力段回路の両ベースにそれぞれ接続
され、各エミツタがそれぞれ抵抗を介し前記正負
電源にそれぞれ接続され、各ベースが前記入力段
回路のコレクタにそれぞれ接続されたコンプリメ
ンタリトランジスタからなる電流ドライブ回路
と、各コレクタが前記出力段回路の両ベースにそ
れぞれ接続され、各エミツタが電流検出抵抗の両
端にそれぞれ接続され、各ベースが前記出力段回
路のエミツタ抵抗の両端にそれぞれ接続されたコ
ンプリメンタリトランジスタからなる第１バイア
ス制御回路と、各ベースが前記第１バイアス制御
回路の各エミツタにそれぞれ接続され、各エミツ
タが直接または電圧源を介し共通接続され、各コ
レクタがそれぞれ抵抗を介し前記正負電源にそれ
ぞれ接続されたコンプリメンタリトランジスタか
らなる制御電流検出回路と、各ベースが前記制御
電流検出回路の各コレクタにそれぞれ接続され、
各エミツタがそれぞれ抵抗を介し前記正負電源に
それぞれ接続され、各コレクタが前記電流ドライ
ブ回路の各ベースにそれぞれ接続されたコンプリ
メンタリトランジスタからなる第２バイアス制御
回路とからなることを特徴とするものである。
この発明によれば、入力端に印加された入力信
号は、入力段回路および電流ドライブ回路を介し
て出力端回路に導かれる。そして、この発明によ
れば、第１バイアス制御回路により電流負帰還系
を構成したので、Ａ級動作用出力段回路のコレク
タ電流の和が一定化され、この出力段回路を構成
する素子の非線形性に基づくコレクタ電流の急激
な変化が抑えられ、出力電流における歪率低下を
図ることができる。
号は、入力段回路および電流ドライブ回路を介し
て出力端回路に導かれる。そして、この発明によ
れば、第１バイアス制御回路により電流負帰還系
を構成したので、Ａ級動作用出力段回路のコレク
タ電流の和が一定化され、この出力段回路を構成
する素子の非線形性に基づくコレクタ電流の急激
な変化が抑えられ、出力電流における歪率低下を
図ることができる。
また、この発明によれば、制御電流検出回路に
より第１バイアス制御回路に流れる電流の大きさ
を検出し、この検出出力に基づき第２バイアス制
御回路により電流ドライブ回路の直流バイアス電
流の大きさを制御して第１バイアス制御回路に流
れる電流も安定化させるようにしたので、第１バ
イアス制御回路の動作点の変動をも防止し歪率低
下の効果をより迅速かつ的確にもたらすことがで
き、また温度変化に対する補償がなされる。
より第１バイアス制御回路に流れる電流の大きさ
を検出し、この検出出力に基づき第２バイアス制
御回路により電流ドライブ回路の直流バイアス電
流の大きさを制御して第１バイアス制御回路に流
れる電流も安定化させるようにしたので、第１バ
イアス制御回路の動作点の変動をも防止し歪率低
下の効果をより迅速かつ的確にもたらすことがで
き、また温度変化に対する補償がなされる。
この発明の一実施例を第３図に示す。入力信号
は入力端から入力されて、入力段回路を構成する
初段の電界効果トランジスタQ1，Q2に入力され、
そのコレクタ（ドレイン）からトランジスタQ3，
Q4を介してトランジスタQo，Qpのベースに入力
される。トランジスタQ3，Q4は増幅すべき入力
に応じた電流変化分をＡ級動作用の直流バイアス
に重畳させた電流をそれぞれ出力する。これらト
ランジスタQ3，Q4はコレクタフオロワで構成さ
れており、コレクタ側から見込んだ出力インピー
ダンスは極めて大きい電流ドライブ回路となつて
いる。言いかえれば、電流値が入力信号に応じて
変化する電流値可変の定電流源とみなすこともで
きる。
は入力端から入力されて、入力段回路を構成する
初段の電界効果トランジスタQ1，Q2に入力され、
そのコレクタ（ドレイン）からトランジスタQ3，
Q4を介してトランジスタQo，Qpのベースに入力
される。トランジスタQ3，Q4は増幅すべき入力
に応じた電流変化分をＡ級動作用の直流バイアス
に重畳させた電流をそれぞれ出力する。これらト
ランジスタQ3，Q4はコレクタフオロワで構成さ
れており、コレクタ側から見込んだ出力インピー
ダンスは極めて大きい電流ドライブ回路となつて
いる。言いかえれば、電流値が入力信号に応じて
変化する電流値可変の定電流源とみなすこともで
きる。
出力段回路を構成するトランジスタQo，Qpは
プツシユプル回路として構成され、前記電流ドラ
イブ回路を構成するトランジスタQ3，Q4の出力
電流によりＡ級バイアス状態でプツシユプル駆動
される。トランジスタQo，Qpからは電流Ic（Qo），
Ic（Qp）がエミツタ抵抗REo，REpに流れ、それら
の差電流Ipが負荷RLに供給される。
プツシユプル回路として構成され、前記電流ドラ
イブ回路を構成するトランジスタQ3，Q4の出力
電流によりＡ級バイアス状態でプツシユプル駆動
される。トランジスタQo，Qpからは電流Ic（Qo），
Ic（Qp）がエミツタ抵抗REo，REpに流れ、それら
の差電流Ipが負荷RLに供給される。
出力段回路を構成するトランジスタQo，Qpの
ベース間には、第１バイアス制御回路として、制
御電流路が直列となるようにトランジスタQ7、
抵抗Rc、トランジスタQ8が接続されている。ト
ランジスタQ7，Q8のベースはトランジスタQo，
Qpのエミツタ抵抗REo，REpの両端に接続されて
いる。したがつて、トランジスタQo，Qpのエミ
ツタ間の電圧がトランジスタQ7，Q8を介してト
ランジスタQo，Qpのベース間に電流負帰還され
ている。
ベース間には、第１バイアス制御回路として、制
御電流路が直列となるようにトランジスタQ7、
抵抗Rc、トランジスタQ8が接続されている。ト
ランジスタQ7，Q8のベースはトランジスタQo，
Qpのエミツタ抵抗REo，REpの両端に接続されて
いる。したがつて、トランジスタQo，Qpのエミ
ツタ間の電圧がトランジスタQ7，Q8を介してト
ランジスタQo，Qpのベース間に電流負帰還され
ている。
トランジスタQ17，Q18は第１バイアス制御回
路に流れる制御電流の大きさを検出するもので、
制御電流検出回路に該当する。このトランジスタ
Q17，Q18はベースが第１バイアス制御回路の抵
抗Rcの両端に接続され、エミツタが直流電源２
を介して相互に接続され、コレクタが抵抗R9，
R10を介して直流電源＋Vc，−Vcにそれぞれ接続
されている。
路に流れる制御電流の大きさを検出するもので、
制御電流検出回路に該当する。このトランジスタ
Q17，Q18はベースが第１バイアス制御回路の抵
抗Rcの両端に接続され、エミツタが直流電源２
を介して相互に接続され、コレクタが抵抗R9，
R10を介して直流電源＋Vc，−Vcにそれぞれ接続
されている。
トランジスタQ15，Q16はトランジスタQ1，Q2
の定電流負荷として機能するとともに、制御電流
検出回路の検出出力に基づき電流ドライブ回路の
直流バイアス電流を増減させるもので、第２バイ
アス制御回路に該当する。このトランジスタ
Q15，Q16はベースが抵抗R9，R10の一端に接続さ
れ、エミツタが抵抗R15，R16を介して電源＋Vc，
−Vcに接続され、コレクタが電流ドライブ回路
を構成するトランジスタQ3，Q4のベースに接続
されている。
の定電流負荷として機能するとともに、制御電流
検出回路の検出出力に基づき電流ドライブ回路の
直流バイアス電流を増減させるもので、第２バイ
アス制御回路に該当する。このトランジスタ
Q15，Q16はベースが抵抗R9，R10の一端に接続さ
れ、エミツタが抵抗R15，R16を介して電源＋Vc，
−Vcに接続され、コレクタが電流ドライブ回路
を構成するトランジスタQ3，Q4のベースに接続
されている。
以上の構成によれば、トランジスタQ3，Q4の
エミツタ電流Ieはほぼ Ie＝VE＋2VBE／Rc （但し、VBEはトランジスタQ17，Q18のベー
ス・エミツタ間電圧） で一定化され、トランジスタQ3のエミツタ電位
VaはIe・R3となり、したがつてそのベース電位
（トランジスタQ1のドレイン電位）VDは VD＝Ie・R3＋VBE に設定される。
エミツタ電流Ieはほぼ Ie＝VE＋2VBE／Rc （但し、VBEはトランジスタQ17，Q18のベー
ス・エミツタ間電圧） で一定化され、トランジスタQ3のエミツタ電位
VaはIe・R3となり、したがつてそのベース電位
（トランジスタQ1のドレイン電位）VDは VD＝Ie・R3＋VBE に設定される。
なお、トランジスタQ3，Q4のエミツタ電流Ie
の値は、該トランジスタQ3，Q4が形成する電流
ドライブ回路としてのドライブ電流と等しい。
の値は、該トランジスタQ3，Q4が形成する電流
ドライブ回路としてのドライブ電流と等しい。
入力信号に対してはトランジスタQ3，Q4がプ
ツシユプル動作をすることによつてIe・Rcを保持
しつつもトランジスタQo，Qpのベース電位が平
行移動する。すなわち、正信号入力時はトランジ
スタQ1のドレイン電流が増加し、この分トラン
ジスタQ3のベース電流が増加し、トランジスタ
Q3のコレクタ・エミツタ間電圧は減少する。逆
にトランジスタQ4のコレクタ・エミツタ間電圧
は増大し、トランジスタQ3，Q4は正側へドライ
ブされる。
ツシユプル動作をすることによつてIe・Rcを保持
しつつもトランジスタQo，Qpのベース電位が平
行移動する。すなわち、正信号入力時はトランジ
スタQ1のドレイン電流が増加し、この分トラン
ジスタQ3のベース電流が増加し、トランジスタ
Q3のコレクタ・エミツタ間電圧は減少する。逆
にトランジスタQ4のコレクタ・エミツタ間電圧
は増大し、トランジスタQ3，Q4は正側へドライ
ブされる。
また、トランジスタQ1，Q2の負荷はトランジ
スタQ15，Q16が定電流化されているため、トラ
ンジスタQ3，Q4で構成されるエミツタ接地増幅
回路の入力インピーダンス（ベースから見たイン
ピーダンス）Riのみとなり、トランジスタQ1の
動作点とは独立して高抵抗負荷が実現し、高利得
が得られている。すなわち初段の利得Avはトラ
ンジスタQ1の相互コンダクタンスgnとすると Av＝gn・Ri 一方、終端のトランジスタQo，Qpのアイドル
電流Idは Id＝IeRc＋2VBE／2RE （但し、VBEはトランジスタQ7，Q8のベース・
エミツタ間電圧） となるがIdはIeにより定まりIeはVEにより一定化
されているのでIdはVEにより一定化されている。
スタQ15，Q16が定電流化されているため、トラ
ンジスタQ3，Q4で構成されるエミツタ接地増幅
回路の入力インピーダンス（ベースから見たイン
ピーダンス）Riのみとなり、トランジスタQ1の
動作点とは独立して高抵抗負荷が実現し、高利得
が得られている。すなわち初段の利得Avはトラ
ンジスタQ1の相互コンダクタンスgnとすると Av＝gn・Ri 一方、終端のトランジスタQo，Qpのアイドル
電流Idは Id＝IeRc＋2VBE／2RE （但し、VBEはトランジスタQ7，Q8のベース・
エミツタ間電圧） となるがIdはIeにより定まりIeはVEにより一定化
されているのでIdはVEにより一定化されている。
信号の入力時はIc（Qo）＋Ic（Qo）が一定になる
ように、トランジスタQ7，Q8からなる第１バイ
アス制御回路がトランジスタQ3，Q4からなる電
流ドライブ回路のドライブ電流をバイアス制御、
すなわち電流負帰還するので、トランジスタQo，
Qpのベース間電圧が制御され、これにより出力
電流Ipが線形化され高レベル出力時における歪率
が低下される。
ように、トランジスタQ7，Q8からなる第１バイ
アス制御回路がトランジスタQ3，Q4からなる電
流ドライブ回路のドライブ電流をバイアス制御、
すなわち電流負帰還するので、トランジスタQo，
Qpのベース間電圧が制御され、これにより出力
電流Ipが線形化され高レベル出力時における歪率
が低下される。
また、電流ドライブ回路を構成するトランジス
タQ3，Q4の直流バイアス電流に対する安定化構
成がない場合には、温度変化等によりこの直流バ
イアス電流が変化すると、これを補償すべく第１
バイアス制御回路（Q7，Q8）を流れる制御電流
が変化するため、この第１バイアス制御回路の動
作点が変化し出力段回路（Qo，Qp）に流れる電
流の安定化制御能力が変動してしまう。
タQ3，Q4の直流バイアス電流に対する安定化構
成がない場合には、温度変化等によりこの直流バ
イアス電流が変化すると、これを補償すべく第１
バイアス制御回路（Q7，Q8）を流れる制御電流
が変化するため、この第１バイアス制御回路の動
作点が変化し出力段回路（Qo，Qp）に流れる電
流の安定化制御能力が変動してしまう。
これに対し、第３図の回路では、トランジスタ
Q17，Q18で構成される制御電流検出回路により
第１バイアス制御回路を流れる制御電流の大きさ
を検出して、この検出出力に基づきトランジスタ
Q15，Q16で構成される第２バイアス制御回路に
より電流ドライブ回路（Q3，Q4）の直流バイア
ス電流Ieを制御して第１バイアス制御回路の制御
電流をほぼ一定化するように第２の電流負帰還ル
ープを構成したので、温度変化等により第１バイ
アス制御回路（Q7，Q8）の制御電流が変化する
ことなく、出力段回路（Qo，Qp）の動作点安定
化作用は一律に行われ、その変動は確実に抑えら
れる。
Q17，Q18で構成される制御電流検出回路により
第１バイアス制御回路を流れる制御電流の大きさ
を検出して、この検出出力に基づきトランジスタ
Q15，Q16で構成される第２バイアス制御回路に
より電流ドライブ回路（Q3，Q4）の直流バイア
ス電流Ieを制御して第１バイアス制御回路の制御
電流をほぼ一定化するように第２の電流負帰還ル
ープを構成したので、温度変化等により第１バイ
アス制御回路（Q7，Q8）の制御電流が変化する
ことなく、出力段回路（Qo，Qp）の動作点安定
化作用は一律に行われ、その変動は確実に抑えら
れる。
すなわち、電流ドライブ回路（Q3，Q4）の直
流バイアス電流Ieが温度変化等何らかの原因で増
大すると（何も対策も施さなければ第１バイアス
制御回路が自己の制御電流を増大させることでこ
れを吸収しようとするが、これはQ3，Q4自身の
動作点変化につながり、VBEの変化とか増幅パラ
メータの変化とかにつながり、結局出力段回路の
コレクタ電流変動に至る）、抵抗Rcの両端電圧の
増大→Q17のコレクタ電流増大→トランジスタ
Q15のベース電位下降→トランジスタQ15のコレ
クタ電位上昇→トランジスタQ3のベース電流減
少→トランジスタQ3のコレクタ電流減少→抵抗
Rcの両端電圧が減少→トランジスタQ7，Q8の制
御電流は元のままという電流負帰還ループとな
る。逆に直流バイアス電流Ieが減少した場合も同
様の経過を辿り、制御電流はほとんど変化しな
い。これにより出力段回路の動作点は極めて安定
化されている。
流バイアス電流Ieが温度変化等何らかの原因で増
大すると（何も対策も施さなければ第１バイアス
制御回路が自己の制御電流を増大させることでこ
れを吸収しようとするが、これはQ3，Q4自身の
動作点変化につながり、VBEの変化とか増幅パラ
メータの変化とかにつながり、結局出力段回路の
コレクタ電流変動に至る）、抵抗Rcの両端電圧の
増大→Q17のコレクタ電流増大→トランジスタ
Q15のベース電位下降→トランジスタQ15のコレ
クタ電位上昇→トランジスタQ3のベース電流減
少→トランジスタQ3のコレクタ電流減少→抵抗
Rcの両端電圧が減少→トランジスタQ7，Q8の制
御電流は元のままという電流負帰還ループとな
る。逆に直流バイアス電流Ieが減少した場合も同
様の経過を辿り、制御電流はほとんど変化しな
い。これにより出力段回路の動作点は極めて安定
化されている。
また、この第２の電流帰還ループにより第１の
電流帰還ループによる歪率低下の効果をより迅速
かつ的確にもたらすことができる。
電流帰還ループによる歪率低下の効果をより迅速
かつ的確にもたらすことができる。
以上説明したように、この発明によれば、第１
バイアス制御回路により電流負帰還系を構成した
ので、Ａ級動作用出力段回路のコレクタ電流の和
が一定化され、この出力段回路を構成する素子の
非線形性に基づくコレクタ電流の急激な変化が抑
えられ、出力電流における歪率低下を図ることが
できる。
バイアス制御回路により電流負帰還系を構成した
ので、Ａ級動作用出力段回路のコレクタ電流の和
が一定化され、この出力段回路を構成する素子の
非線形性に基づくコレクタ電流の急激な変化が抑
えられ、出力電流における歪率低下を図ることが
できる。
また、この発明によれば、制御電流検出回路に
より第１バイアス制御回路に流れる電流の大きさ
を検出し、この検出出力に基づき第２バイアス制
御回路により電流ドライブ回路の直流バイアス電
流の大きさを制御するようにして第１バイアス制
御回路自身の動作点をも安定化しているので、第
１バイアス制御回路の作用は極めて安定かつ確実
なものとなり歪率低下の効果をより迅速かつ的確
にもたらすことができる。
より第１バイアス制御回路に流れる電流の大きさ
を検出し、この検出出力に基づき第２バイアス制
御回路により電流ドライブ回路の直流バイアス電
流の大きさを制御するようにして第１バイアス制
御回路自身の動作点をも安定化しているので、第
１バイアス制御回路の作用は極めて安定かつ確実
なものとなり歪率低下の効果をより迅速かつ的確
にもたらすことができる。
第１図は従来におけるＡ級直結増幅回路の一例
を示す回路図、第２図は第１図の回路における終
段の特性を示すグラフ、第３図はこの発明の一実
施例を示す回路図である。 Q1，Q2……入力段回路、Qo，Qp……出力段回
路、Q3，Q4……電流ドライブ回路、Q7，Q8……
第１バイアス制御回路、Q17，Q18……制御電流
検出回路、Q15，Q16……第２バイアス制御回路。
を示す回路図、第２図は第１図の回路における終
段の特性を示すグラフ、第３図はこの発明の一実
施例を示す回路図である。 Q1，Q2……入力段回路、Qo，Qp……出力段回
路、Q3，Q4……電流ドライブ回路、Q7，Q8……
第１バイアス制御回路、Q17，Q18……制御電流
検出回路、Q15，Q16……第２バイアス制御回路。
Claims (1)
- 【特許請求の範囲】 １ 入力端に印加された入力信号を電圧増幅した
信号を各コレクタからそれぞれ出力するコンプリ
メンタリプツシユプルトランジスタからなる入力
段回路と、 各ベースにドライブ信号が印加され、各コレク
タが正負電源にそれぞれ接続され、各エミツタが
抵抗を介して出力端に共通接続されたコンプリメ
ンタリプツシユプルトランジスタからなるＡ級動
作用の出力段回路と、 各コレクタが前記出力段回路の両ベースにそれ
ぞれ接続され、各エミツタがそれぞれ抵抗を介し
前記正負電源にそれぞれ接続され、各ベースが前
記入力段回路のコレクタにそれぞれ接続されたコ
ンプリメンタリトランジスタからなる電流ドライ
ブ回路と、 各コレクタが前記出力段回路の両ベースにそれ
ぞれ接続され、各エミツタが電流検出抵抗の両端
にそれぞれ接続され、各ベースが前記出力段回路
のエミツタ抵抗の両端にそれぞれ接続されたコン
プリメンタリトランジスタからなる第１バイアス
制御回路と、 各ベースが前記第１バイアス制御回路の各エミ
ツタにそれぞれ接続され、各エミツタが直接また
は電圧源を介し共通接続され、各コレクタがそれ
ぞれ抵抗を介し前記正負電源にそれぞれ接続され
たコンプリメンタリトランジスタからなる制御電
流検出回路と、 各ベースが前記制御電流検出回路の各コレクタ
にそれぞれ接続され、各エミツタがそれぞれ抵抗
を介し前記正負電源にそれぞれ接続され、各コレ
クタが前記電流ドライブ回路の各ベースにそれぞ
れ接続されたコンプリメンタリトランジスタから
なる第２バイアス制御回路と からなることを特徴とする直結増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9341980A JPS5718106A (en) | 1980-07-09 | 1980-07-09 | Direct-coupled amplifying circuit |
| US06/279,251 US4384261A (en) | 1980-07-09 | 1981-07-01 | Class A complementary single-ended push-pull amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9341980A JPS5718106A (en) | 1980-07-09 | 1980-07-09 | Direct-coupled amplifying circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5718106A JPS5718106A (en) | 1982-01-29 |
| JPH031844B2 true JPH031844B2 (ja) | 1991-01-11 |
Family
ID=14081774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9341980A Granted JPS5718106A (en) | 1980-07-09 | 1980-07-09 | Direct-coupled amplifying circuit |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4384261A (ja) |
| JP (1) | JPS5718106A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4613810A (en) * | 1985-05-10 | 1986-09-23 | The United States Of America As Represented By The Secretary Of The Navy | High output programmable signal current source for low output impedance applications |
| US4933645A (en) * | 1986-11-21 | 1990-06-12 | Takafumi Kasai | Amplifier having a constant-current bias circuit |
| US5721500A (en) * | 1996-02-07 | 1998-02-24 | Lucent Technologies Inc. | Efficient CMOS amplifier with increased transconductance |
| SE9803980D0 (sv) * | 1998-11-20 | 1998-11-20 | Andreas Wahlberg | Förstärkare |
| EP1162736A2 (en) * | 2000-06-05 | 2001-12-12 | Teac Corporation | Single-ended push-pull amplifier circuit |
| DE102019128498A1 (de) * | 2019-10-22 | 2021-04-22 | Avantgarde Acoustic Lautsprechersysteme Gmbh | Verstärkerschaltung mit variabler Stromquelle |
| US11536749B2 (en) | 2020-01-24 | 2022-12-27 | Qualcomm Incorporated | Voltage-to-current architecture and error correction schemes |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5347256A (en) * | 1976-10-12 | 1978-04-27 | Sansui Electric Co | Amplifying circuit |
| JPS5412031A (en) * | 1977-06-29 | 1979-01-29 | Toyota Motor Corp | Purifying exhaust gas equipment for internal combustion engine |
| JPS555656B2 (ja) * | 1974-02-18 | 1980-02-08 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3536958A (en) * | 1967-12-05 | 1970-10-27 | Rca Corp | Amplifier protection circuit |
| JPS50127350U (ja) * | 1974-04-04 | 1975-10-18 | ||
| JPS555656U (ja) * | 1978-06-28 | 1980-01-14 |
-
1980
- 1980-07-09 JP JP9341980A patent/JPS5718106A/ja active Granted
-
1981
- 1981-07-01 US US06/279,251 patent/US4384261A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS555656B2 (ja) * | 1974-02-18 | 1980-02-08 | ||
| JPS5347256A (en) * | 1976-10-12 | 1978-04-27 | Sansui Electric Co | Amplifying circuit |
| JPS5412031A (en) * | 1977-06-29 | 1979-01-29 | Toyota Motor Corp | Purifying exhaust gas equipment for internal combustion engine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5718106A (en) | 1982-01-29 |
| US4384261A (en) | 1983-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4249136A (en) | PWM Signal power amplifier | |
| US4595883A (en) | Emitter-follower type single-ended push-pull circuit | |
| GB1467059A (en) | Stabilized amplifier | |
| US5923216A (en) | Frequency selective amplifier circuit | |
| US5053718A (en) | Feedback control reducing signal distortion produced by differential amplifier stage | |
| US4336502A (en) | Amplifier with input stage differential amplifying circuit | |
| JPH031844B2 (ja) | ||
| US4068187A (en) | Audio-frequency power amplifiers | |
| US4241314A (en) | Transistor amplifier circuits | |
| US4520323A (en) | Emitter follower type SEPP circuit | |
| JPS6411166B2 (ja) | ||
| US5057790A (en) | High efficiency class A amplifier | |
| JPH0712128B2 (ja) | 増幅器 | |
| JPH0697725B2 (ja) | 増幅器回路 | |
| CN1219302A (zh) | 用于对由控制电压控制的非线性组件线性化的线性化电路 | |
| US6448853B1 (en) | Distortion improvement in amplifiers | |
| JP4867066B2 (ja) | 増幅回路 | |
| JPH07509825A (ja) | 熱による歪みが小さい増幅段 | |
| JPH04369105A (ja) | 増幅器 | |
| JPS61238111A (ja) | 増幅器 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JP3617704B2 (ja) | 対数増幅器 | |
| JPH0946141A (ja) | バイアス回路 | |
| JPS6313570B2 (ja) | ||
| GB2330465A (en) | Amplifier with means for eliminating crossover distortion and integrator therefor |