JPH03261160A - 可変容量ダイオードの特性検査方法 - Google Patents

可変容量ダイオードの特性検査方法

Info

Publication number
JPH03261160A
JPH03261160A JP2059749A JP5974990A JPH03261160A JP H03261160 A JPH03261160 A JP H03261160A JP 2059749 A JP2059749 A JP 2059749A JP 5974990 A JP5974990 A JP 5974990A JP H03261160 A JPH03261160 A JP H03261160A
Authority
JP
Japan
Prior art keywords
pellets
elements
capacitance
characteristic
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2059749A
Other languages
English (en)
Other versions
JPH07112001B2 (ja
Inventor
Shigeru Hiraoka
繁 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2059749A priority Critical patent/JPH07112001B2/ja
Priority to DE69103787T priority patent/DE69103787T2/de
Priority to EP91103570A priority patent/EP0445831B1/en
Priority to KR1019910003796A priority patent/KR950000098B1/ko
Publication of JPH03261160A publication Critical patent/JPH03261160A/ja
Priority to US08/026,076 priority patent/US5341094A/en
Publication of JPH07112001B2 publication Critical patent/JPH07112001B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2632Circuits therefor for testing diodes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明は、前変容量ダイオードの特性検査方法に関する
もので、特に該ダイオード素子をテーピングして出荷す
る場合の検査方法として使用される。
(従来の技術) 前変容量ダイオード(以下素子と略称することもある)
は、テレビやラジオの受信チューナの、2連、3連、或
いは4連のメカニカルバリコンの代わりに使用されるも
ので、1個のチューナには必ず2〜4個使用されており
、これらの素子は電圧対容量特性曲線の揃ったもの(ベ
アーが組めるもの)が要求される。 更に客先の作業上
の都合から、これら特性の揃った素子を例えば60個以
上まとめて(ベアリングという)1ブロツクとし、1リ
ール当たり数ブロック、3000素子のダイオードをテ
ーピングしたものが出荷される。
′次に複数素子(例えば数十個)をベアー分類する従来
の方法を第6図及び第7図を参照して説明する。 第6
図において横軸は電圧、縦軸は容量を表わす、 又図中
の縦線分a+ 、a2.a3+ajは、それぞれ電圧V
+ 、 V2 、 V:l 、 v、 c;ニオffる
前記複数個の素子の容量分布を示す、 ベアーを組む素
子の容量値幅は通常1〜3%に規定される。 例えば2
%に規定されている場合には、容量値幅2%ごとにリミ
ットを設は線分a1〜a4をそれぞれ8〜10程度に区
分する。 縦線分に並記した数字は区分番号を表わす、
 各電圧における区分により組み合わせを作り、その組
み合せに対し分類番号をつける。 例えば、分類番号A
の組み合せは(6−6−4−1) 、分類番号Bは、<
1−i −2−5) 、分類番号Cは、(3−4−8−
8)である、 隣り合う2つの区分リミットを結ぶ折れ
線IA<便宜上分類番号と同一符号を用いる)は、近似
的に容量!2%以内の特性の揃った電圧対容量特性曲線
群を表わすので、この組み合せに属する素子は互いにベ
アーを組むことができる。
分類番号が同じ素子を同じビンに収納しながら、新しい
組み合わせが発生したときは、新しいビンにその分類番
号を登録し、分類を続ける。 このような方法で最大5
00分類ぐらいに分類する。
更にテーピングリールで出荷する場合は、1リールは3
000素子のダイオードで構成されるので、ビン分類し
た素子を、数の多いビンがら順にテーピングして行き、
3000素子にする。
第7図を参照して説明すると、フレーム21には40ゲ
の樹脂封止された素子が入っているが、それをバラバラ
に切り離し、パーツフィーダ22で再び整列させ、特性
測定器23により各電圧(V1〜V、)ごとに容量を測
定し、コントローラ24によりそれぞれの組み合わせで
ビン26を決定し、ソータ25により該当する分類のビ
ンに収納する。 更にテーピングするには、図示してい
ないが、数量の多いビンの素子がらパーツフィーダを使
用して再び整列させて、テーピングしていく、 第8図
は横軸にテープ上の素子の配列位置を、縦軸に素子容量
(例えば14Vにおける)を示し、b、、b2.b、は
ビンの分類番号で、いずれも容量値幅2%以下、60個
以上の特性の揃った素子により構成されている。
上記のような従来の方法では、次のような課題がある。
(1)広範囲に分類が可能な特殊なハンドラー(ソータ
等)が必要で設61tが高くなる。
(2)分類が約500分類にも及ぶため、製品管理のス
ペース、人員、時間にムダが発生する。 又取り扱いミ
スにより、異なる分類の素子が混入するおそれがある。
(3)テーピングリールは3000素子で構成するが、
1ブロツク例えば60素子以上という制約があり、従っ
て60個より少ないビンのものはテーピングできない、
60aより少ないビンの製品は、袋詰めでしか出荷でき
ない、 このため、テーピングと袋詰め製品のバランス
が必要である。
(4)ビン分類の結果、2素子以下のビンのものは不良
品扱いとするなめ、収率が悪くなる。
(5)2度もパーツフィーダを使用するので、製品が劣
化する。
(発明が解決しようとする課題) これまで述べたように、1枚のウェーハに多数(数千@
)のペレットが形成される前変容量ダイオードにおいて
は、電圧対容量特性曲線が揃った素子を1ブロツク(分
類)にまとめ、複数ブロックを1テーピングリールにし
て出荷している。
従来技術では分類が500分類にも及び、検査や分類の
ための設備、スペース、人員、時間等にムダが多いだけ
でなく、ビン分類のためテーピングリール製品と袋詰め
製品とが生じ、生産性が低いという課題がある。 他方
、素子の容量特性分布はロフトにより或いはウェーハ内
においても不規則な推移を示すが、従来方法では、この
ような特性分布推移に柔軟に対応できないという課題が
ある。
本発明の目的は、従来技術のように素子特性により多数
のブロックに分類する必要がなく、検査後の製品をその
ままテーピングリールで出荷できると共に、容量特性分
布の推移を考慮して適正な検査を維持できる前変容量ダ
イオードの特性検査方法を提供することである。
[発明の構成] (課題を解決するための手段) 本発明の検査方法は、(a )半導体ウェーハに碁盤目
状に形成された前変容量ダイオードの素子ペレットを分
離して、ペレットの縦、横、斜めのいずれかの方向にお
いて互いに接するペレットが、隣り合うペレットになる
ように一列に並び変える工程と、(b)一列に配列され
たペレット群の一端から他端に向かう配列順序に従って
素子化し、その素子特性を測定した後、素子の良否判定
を行ない、配列順序を崩さずに不良素子を配列より除去
する工程と、(c)被判定素子から配列の前記一端に向
かう配列順序に従い複数の良品素子の特性測定データを
集め、該特性データに基づき前記被判定素子の良否判定
基準を被判定素子ごとに設定する工程とを含むことを特
徴とする前変容量ダイオードの特性検査方法である。
(作用) 本発明は、ウェーハ上で互いに接するペレットは、材質
、製造条件等が極めて類似し、ベアー性(1!電圧対容
量特性線が非常に似ている)か良いことを利用して、従
来の分類工程を省略したものである。 特許請求の範囲
第1項の(a)記載の工程は、ベアー性の良いペレット
が隣り合うように一列にペレットを並び変えるものであ
る。
(b )記載の工程は、配列順序を崩さずにペレットに
例えば樹脂封止等のパッケージングをして素子化した後
、素子の特性測定、判定等の工程からテーピング工程に
至るまで、ベアー性の良い配列順序を維持し、そのまま
テーピングリールで出荷できるようにする。  (c)
記載の工程は、被判定素子が直前を先行する判定済み素
子とペアーが組めるかどうかの良否判定基準を設定する
と共に、容量分布変化の推移に柔軟に対応できるように
するため、被判定素子に近い配列の複数(例えば5個或
いは16個)の判定済み良品素子のデータに基づき、前
記良否判定基準を設定する。 従って(c)記載の工程
は、(b)記載の工程の途中で、被判定素子ごとに繰り
返し行なわれる。 これにより、配列素子の全体(例え
ば3000個)の容量のバラツキか大きくても(例えば
10%)、部分的の配列ではベアーを組むことができる
バラツキ(例えば2%)とすることができる。
(実艙例) 第1図は、USC(Ultra Small Coax
ial )型前変容量ダイオードの素子形成後のウェー
ハ1からテーピングリール製品2までの本発明の製造工
程の流れの一例を示す概略図である。
ウェーハ1上に碁盤目状に多数の素子ペレット3が配列
されている。 このウェーハlを粘着シート上に貼付し
た状態でペレットを互いに分割するため、ウェーハの表
面に引き掻き傷を入れる。
粘着シートを全体的に引き伸ばし、各ペレットを分離す
る。 分離されたペレットは、ダイボンディング装置4
により、1つずつピックアップされ、フレーム5に一列
に配列され、ボンディングされる。 本発明の配列方法
は、ペレットの縦、横、斜めのいずれかの方向において
互いに接するペレットが、隣り合うペレットになるよう
に一列に配列される。 第2図(a )に示すように、
ウェーハ1上でペレット3と互いに接するペレットは、
ペレット3aないし3hの8個のペレットである。
互いに接するペレットを一列に並び変える方法には例え
ば第2図(b)に示す1段取り、同図(c)に示す3段
取り、同図(tj)に示す0賎取りの方法がある。 矢
線12はペレット3をウェーハlからピックアップする
順序を示す。
一般に3殴から10段ぐらいの範囲、例えば5段取りが
多用される。 このようにして一列に並び変えたペレッ
トの配列に沿った容量変化の傾斜は、1賎取りに比し数
段取りの方がはるかにゆるくなる。 又ウェーハ内のペ
レットの電圧対容量特性のバラツキの改善によって、前
記n段取りのnの最適数値は変化する。
次に第1図において、フレーム5上に一列に配列された
ペレットは、公知の方法により、その配列順序を保った
状態で、ワイヤボンディング6、樹脂封止7、ハンダデ
イツプ8等のバッゲージング工程が施され、ペレット3
は素子化される。
フレームの素子配列の順に、切り出し9が行なわれ、素
子10が得られる。 切り出された素子10は一端(先
頭)の素子から1頓にテスト・テーピング装置11に送
られる。
装置11において、配列順に従い、素子の電圧衝撃テス
ト、i温特性テスト、電圧対容量特性測定等のテスト及
び測定が行なわれ、最後にこれらテストで欠陥のない素
子に対し、ベアー性判定テストが行なわれる。 上記い
ずれかのテストで不合格の素子12は配列から除去され
、すべてのテストで合格した素子のみ前記配列順序に従
ってテーピングされる。
次に本発明の特徴の1つであるベアー性判定テストにつ
いて説明する。 ベアー性判定テストは仮判定試験とマ
ツチング試験とから成る。 仮判定試験では、連続した
素子ごとの容量変化曲線(′!#軸に素子の配列順序、
縦軸に素子の容量をプロットした時の曲線、第4図参照
)の主演から大きく容量値が外れている素子を、ベアー
を組む素子として都合が悪いため除去する。 又マツチ
ング試験は、連続して配列される所望数(例えば16個
)の素子が互いにベアーを組むことができる素子である
かどうかを判定するための試験である。
マツチング試験は仮判定試験と並行して素子ごとに行な
われる。 前述の通り1つのチューナには、2〜4個の
素子が使用されているので、電圧対容量特性曲線が揃っ
た即ちベアーか成立する素子は1ブロツク当たり 2〜
4個でよいわけであるが、しかし客先ではテーピングリ
ールで素子を自動挿入するので、所望の連続したlXC
l  (11は1つのチューナ基板に必要な素子数、p
は挿入装置が一度にまとめて作業する基板の数)個の素
子で、ベアーが成立する必要がある。 現在はm=4、
O=4の場合の需要が最も多い、 従ってテーピングリ
ールのテープ上に配列された任意の連続した16個の素
子は、互いにベアーが成立する必要がある。 マツチン
グ試験はこのために行なわれる。
16個ベアーの規格は、16個の素子の中で、容量の最
も低い値をC7い[pF]、容量の最も高い値をC1,
、[OF Jとして、 α=((c,C+mn) / Cn++n) X 10
0  [%]このαをマツチングと呼ぶ6 αの値は、
製品の種類、出荷先によって多少異なるが、最大1.5
〜2.5%の範囲内で管理される。
次にベアー性判定テストの一実施例について説明する。
ベアー性判定テストは、テストの進行の流れに対応して
、初期ルーチン1、初期ルーチン2及び定常ルーチンに
分かれる。 これはテスト開始初期には、良否判定基準
を設定するのに必要な数の先行良品素子が得られていな
いためである。 初期ルーチン1は、配列の先頭素子か
ら仮判定試験の判定基準設定に必要な複数(例えば5個
)の先行良品素子が得られるまで、初期ルーチン2はマ
ツチング試験の判定基準設定に必要な複数(例えば16
個)の先行良品素子が得られるまで、定常ルーチンはそ
れ以降のそれぞれのテストの流れに適用される。
第3図において横軸は素子配列と判定順序を、縦軸は素
子の容量データ(を圧〜定)をあられす。
配列順序に従い、素子1(先頭)から素子22の方向へ
検査をしていく。
初期ルーチン1は、先ず素子1.2.3.4゜5の5個
の容量データの中央値を持つ素子を見つけることから始
める。 この場合素子4が中央値を持つ、 この中央値
を初期基準値とする。 容量の許容変動範囲は、初期基
準値の±0.5%から±1.5%の間で設定する。 本
実施例では±1%とし、上限の容量リミットLM  <
基準値x1.o1>、下限の容量リミットLL(基準値
x0.99)を設定する。 このように素子lから素子
5までは、初期処理のために使用し、素子6以降をベア
ー性判定テストの対象素子とする。 次に素子6の容量
データがリミットLHとLLとの間にあれば、素子6は
仮判定良とする。 更に素子工ないし素子5と素子6と
のα値を計算し、マツチング規格(例えば2%以下)に
入っているかを調べ、入っていればマツチング良とする
。 素子6は仮判定、マツチングの両方が良であり、通
過させる。 次に素子7を判定する。 このとき、被判
定素子7から先頭の素子1に向かう素子6,5,4,3
゜2の5個の容量データの中央値を求める。 この場合
素子2が中央値となるので、素子2のデータを基準値と
し、上記と同様に容量リミットLs及びLLを設定する
。 素子7は、リミットL、とLLとの間にないので仮
判定不良とする。 従ってマツチング試験は行なわない
、 次に、素子7が不良であったので、被判定素子8の
仮判定基準値及び容量リミットLH,LLとも変化せず
、素子8は仮判定良である。 続いて素子1ないし素子
6と素子8とのα値を計算し、マツチング規格を満足さ
せるかどうか調べる。 この場合満足するので素子8は
マツチング試験も良であり、通過させる。 更に素子9
の判定へと進む、 これまでと同様に良品素子8.6,
5,4.3の5個の容量値のデータの中央値を求める。
 素子8の容量値が基準値となり、新しく容量リミット
LH+し、が設定される。 このリミットL、とLLの
間に素子9はあるので、素子9は仮判定良とする。
続いて素子7を除く素子1ないし素子8と素子9とのα
値を計算し、マツチング規格を満足するかどうかを調べ
る(この場合良)。 素子9は仮判定試験もマツチング
試験も良であるので通過させる。 同様の方法でペアー
性判定テストを進め、素子10(良)、素子11(不良
)、素子12(良〉に至る。 このとき素子6,8,9
.10゜12が良品゛となり、5個揃った時点で初期ル
ーチン1を終える。
初期ルーチン2においては、仮判定試験は、初期ルーチ
ン1に引き続いて被判定素子かう配列順序に従って5@
の良品素子のデータを用い、同様に仮判定をする。 マ
ツチング試験は、被仮判定素子から素子6までの良品素
子と被判定素子とのデータからマツチングのα値を計算
し、マツチング規格を満足するかどうか調べる。 この
ようにして初期ルーチン1の5個を含め全部で16個の
良品素子が通過したら、このルーチンを終え、定常ルー
チンに入る。
定常ルーチンにおいて、配列順序n番目の素子のペアー
性別定テストは次のように行なう。 仮判定試験は、被
判定素子nから先頭素子に向かう配列順序に従い5個の
良品素子、例えば素子n −1、n−3,n−4,n−
5,n−6(ただし素子n −2は不良品と仮定)の容
量データの中から中央値をみつけ、この中央値を基準値
とし、容量リミットLl−1,LLは初期ルーチンと同
じ方法で決める。
マツチング試験は、被判定素子nと15個の良品素子、
例えば素子n−1,n−3,n−4,・・・n−16(
素子2を除きすべて良品と仮定)の容量データからα値
を計算し、マツチング規格を満足するかどうかを調べる
。 仮判定試験及びマツチング試験の両方とも判定良の
素子は、良品素子として通過させる。
第5図は上記実施例における、テーピングされた素子と
容量分布の一例を示すもので、横軸はテーピング順に並
べた素子の数量、縦軸は容量を表わす、 この場合、配
列の任意の箇所で連続する16個の素子を取り出しても
、ベアー性が成立する。
上記実施例のペアー性判定テストにおいて、良否判定基
準を設定するために使用した先行良品素子数即ち仮判定
試験の5個、マツチング試験の16個は、この数値に限
定されないことは勿論である。
又判定基準値は複数の先行良品素子の容量データの中央
値を使用したが、平均値、3次関数近似式(最小二乗法
)の代入値等を用いることもできる。
一般に前変容量ダイオードの前記素子配列に沿った容量
分布は不規則な変化をしている。 第4図は、容量分布
の推移の一例を示す模式図で、横軸は配列順に並べた素
子数を、縦軸は容量を表わす、 図中の曲線帯は主たる
分布範囲を示す。
この容量分布の変化は、部分的には1次、2次、対数等
の関数で近似することができるが、素子配列の全域の容
量分布を1つの関数で近似することは難しい、 本発明
の検査方法は、素子配列順(又は判定順序)の容量変化
を部分的にとらえ、この部分領域の容量分布を統計的手
法により近似曲線で表わし、近似曲線の上下に許容値を
設定した浮動リミットにより検査し、分布から外れたも
のを取り除いた後、前記マツチング試験をするので、効
率のよいペアー性判定テストができる。
本発明の検査方法を用いた自動化システムは、D P 
S (Direct Pairing 5ystel)
方式と呼ばれ、従来技術で述べた諸問題点を解決し、ペ
アー製品の信頼性と生産性を著しく向上することができ
た。
[発明の効果コ これまで述べたように、本発明の前変容量ダイオードの
特性検査法によれば、従来技術のように素子特性により
多数のブロックに分類する必要がなく、検査後の製品を
そのままテーピングして出荷できる。 製品のテーピン
グ出荷比率を100%にすることも可能である。 又本
発明の検査方法によれば、ロット削成いはウェーハ内に
容量のバラツキがあっても、容量特性分布の推移を柔軟
にとらえることができるので、効率のよい適正な検査を
維持できる。
【図面の簡単な説明】
第1図は本発明の検査方法における工程の流れの一例を
示す概略図、第2図はウェーハ上の素子ペレットを一列
に並び変える方法の実施例を示す図、第3図は本発明の
ベアー性判定テストの実施例の説明図、第4図は本発明
の素子配列に沿う容量分布の概略図、第5図は本発明の
テーピングされた素子の容量分布を説明する図、第6図
は従来の組み合わせによるペアー分類方法を示す図、第
7図は従来の検査分類工程を示す概略図、第8図は従来
のテーピングされた素子の容量分布を示す図である。 1・・・半導体ウェーハ、 2・・・テーピングリール
製品、 3・・・素子ペレット、 5・・・フレーム、
6・・・ワイヤボンディング、 7・・・樹脂封止、 
8・・・ハンダデイツプ、 9・・・切り出し、  1
0・・・素子。 第1図 第2図 第3図 舌¥駁(配列櫃) 第4図 第5図

Claims (1)

  1. 【特許請求の範囲】 1(a)半導体ウェーハに碁盤目状に形成された可変容
    量ダイオードの素子ペレットを分離して、ペレットの縦
    、横、斜めのいずれかの方向において互いに接するペレ
    ットが、隣り合うペレットになるように一列に並び変え
    る工程と、 (b)一列に配列されたペレット群の一端から他端に向
    かう配列順序に従って素子化し、その素子特性を測定し
    た後、素子の良否判定を行ない、配列順序を崩さずに不
    良素子を配列より除去する工程と、 (c)被判定素子から配列の前記一端に向かう配列順序
    に従い複数の良品素子の特性測定データを集め、該特性
    データに基づき前記被判定素子の良否判定基準を被判定
    素子ごとに設定する工程とを 含むことを特徴とする前変容量ダイオードの特性検査方
    法。
JP2059749A 1990-03-09 1990-03-09 可変容量ダイオードの特性検査方法 Expired - Lifetime JPH07112001B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2059749A JPH07112001B2 (ja) 1990-03-09 1990-03-09 可変容量ダイオードの特性検査方法
DE69103787T DE69103787T2 (de) 1990-03-09 1991-03-08 Verfahren zum Sortieren von variablen Kapazitätsdioden.
EP91103570A EP0445831B1 (en) 1990-03-09 1991-03-08 Sorting method for variable capacitance diodes
KR1019910003796A KR950000098B1 (ko) 1990-03-09 1991-03-09 가변용량 다이오드의 특성검사방법
US08/026,076 US5341094A (en) 1990-03-09 1993-03-04 method of grouping of variable capacitance diodes having uniform characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2059749A JPH07112001B2 (ja) 1990-03-09 1990-03-09 可変容量ダイオードの特性検査方法

Publications (2)

Publication Number Publication Date
JPH03261160A true JPH03261160A (ja) 1991-11-21
JPH07112001B2 JPH07112001B2 (ja) 1995-11-29

Family

ID=13122202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2059749A Expired - Lifetime JPH07112001B2 (ja) 1990-03-09 1990-03-09 可変容量ダイオードの特性検査方法

Country Status (5)

Country Link
US (1) US5341094A (ja)
EP (1) EP0445831B1 (ja)
JP (1) JPH07112001B2 (ja)
KR (1) KR950000098B1 (ja)
DE (1) DE69103787T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100241054B1 (ko) * 1996-12-09 2000-02-01 김충환 가변용량 다이오드의 용량등급 자동선별방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194798B (zh) * 2010-03-11 2013-05-01 中芯国际集成电路制造(上海)有限公司 微电容mos变容管和变容二极管的短路去嵌测试结构
CN111842223A (zh) * 2020-07-28 2020-10-30 陈小雨 一种电子配件导电性能检测系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53108782A (en) * 1977-03-04 1978-09-21 Nec Corp Production of varactor element

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2999587A (en) * 1957-08-12 1961-09-12 Pacific Semiconductors Inc Automatic diode sorter
US3614614A (en) * 1969-08-06 1971-10-19 Western Electric Co Method and circuit for measuring effective capacitance of a semiconductive device
US3702438A (en) * 1969-12-23 1972-11-07 Cons Design Inc Diode tester
US3778713A (en) * 1972-04-06 1973-12-11 W Jamison Transistor and diode tester
US3914690A (en) * 1973-03-02 1975-10-21 Southwire Co Scr and diode tester
SU573781A1 (ru) * 1976-06-14 1977-09-25 Предприятие П/Я Г-4618 Автомат подбора варикапов в комплекты
NL8502252A (nl) * 1985-08-15 1987-03-02 Philips Nv Werkwijze voor het op gelijkloop selecteren van variabele capaciteitsdioden en verzameling van op gelijkloop geselecteerde variabele capaciteitsdioden.
JP2644579B2 (ja) * 1988-06-03 1997-08-25 株式会社東京精密 半導体素子の検査方法及び装置
EP0375049B1 (en) * 1988-12-21 1994-03-02 Koninklijke Philips Electronics N.V. Method of positioning products on a tape comprising compartments as well as an apparatus for implementing the method
US4985988A (en) * 1989-11-03 1991-01-22 Motorola, Inc. Method for assembling, testing, and packaging integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53108782A (en) * 1977-03-04 1978-09-21 Nec Corp Production of varactor element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100241054B1 (ko) * 1996-12-09 2000-02-01 김충환 가변용량 다이오드의 용량등급 자동선별방법

Also Published As

Publication number Publication date
DE69103787T2 (de) 1995-02-09
DE69103787D1 (de) 1994-10-13
US5341094A (en) 1994-08-23
JPH07112001B2 (ja) 1995-11-29
EP0445831B1 (en) 1994-09-07
KR950000098B1 (ko) 1995-01-09
EP0445831A1 (en) 1991-09-11

Similar Documents

Publication Publication Date Title
US7017731B2 (en) Electronic component conveying device
US8009895B2 (en) Semiconductor wafer analysis system
CN105264640B (zh) 用于线内合格率监测的关键参数电测试参数的自动确定的系统及方法
CN105691761A (zh) 一种小型农产品自动分拣装箱的方法及其装置
RU2714952C1 (ru) Устройство для обработки продукции плодоводства, такой как голубика и тому подобное
US20130045545A1 (en) Test map classification method and fabrication process condition setting method using the same
CN105537139A (zh) 一种瓶装药物分拣机及分拣方法
CN113210275A (zh) 一种芯片分拣方法及芯片分拣机
JPH03261160A (ja) 可変容量ダイオードの特性検査方法
RU2719007C2 (ru) Устройство для обработки продукции плодоводства, такой как голубика и тому подобное
WO2007046629A1 (en) Semiconductor package sorting method
US7031791B1 (en) Method and system for a reject management protocol within a back-end integrated circuit manufacturing process
CN116666249A (zh) 一种晶圆测试方法
KR101106711B1 (ko) 발광 다이오드 검사 및 포장 통합장치
KR101084606B1 (ko) 발광 다이오드 검사 및 포장 통합장치를 이용한 발광 다이오드 포장방법
JP2752741B2 (ja) 半導体装置の製造方法
Pesotchinsky Problems associated with quality control sampling in modern IC manufacturing
KR100241054B1 (ko) 가변용량 다이오드의 용량등급 자동선별방법
JP2578440B2 (ja) ワーク検査分類方法
KR20080102745A (ko) 반도체 소자 테스트 장치 및 이를 이용한 테스트 완료된반도체 소자 이송 방법
KR20030085874A (ko) 반도체패키지의 분류방법
JPH0463440A (ja) 半導体装置の組立工程管理システム
JPH0236367A (ja) 部品の選別分類装置
JP2908513B2 (ja) 可変容量素子の検査方法
CN118280885A (zh) 一种针对led芯片的晶粒去除方法及装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081129

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091129

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101129

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101129

Year of fee payment: 15