JPH03256147A - 拡張記憶装置アクセス方法およびそれを利用した拡張記憶用アドレス変換装置 - Google Patents
拡張記憶装置アクセス方法およびそれを利用した拡張記憶用アドレス変換装置Info
- Publication number
- JPH03256147A JPH03256147A JP2053640A JP5364090A JPH03256147A JP H03256147 A JPH03256147 A JP H03256147A JP 2053640 A JP2053640 A JP 2053640A JP 5364090 A JP5364090 A JP 5364090A JP H03256147 A JPH03256147 A JP H03256147A
- Authority
- JP
- Japan
- Prior art keywords
- address
- virtual
- physical
- data processing
- disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 238000006243 chemical reaction Methods 0.000 claims abstract description 29
- 238000013519 translation Methods 0.000 claims description 23
- 238000012545 processing Methods 0.000 claims description 20
- 239000002131 composite material Substances 0.000 abstract 1
- 238000012546 transfer Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000996 ion projection lithography Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、拡張記憶装置（ＥＳ）のアクセス方法に係わ
り、特に、複数のデータ処理装置群が拡張記憶装置を共
用している場合に、拡張記憶装置を仮想アドレスを使用
してアクセスする方法およびそこに用いられるアドレス
変換装置に関する。
り、特に、複数のデータ処理装置群が拡張記憶装置を共
用している場合に、拡張記憶装置を仮想アドレスを使用
してアクセスする方法およびそこに用いられるアドレス
変換装置に関する。
計算機システムの記憶装置として、近年、拡張記憶（Ｅ
Ｓ）が開発された（特開昭５９−１６７７６１）。
Ｓ）が開発された（特開昭５９−１６７７６１）。
これは、ページ単位で主記憶とのデータ転送が可能な記
憶装置であり、ディスク等の従来の外部記憶装置に比べ
、高速にアクセスすることができる。
憶装置であり、ディスク等の従来の外部記憶装置に比べ
、高速にアクセスすることができる。
ＥＳの主な特徴は以下の通りである。
（５）
（１）主記憶装置に比べれば低速であるが、磁気ディス
ク装置に比べればアクセス時間は１ ／１０００程度で
あり、非常に高速である。
ク装置に比べればアクセス時間は１ ／１０００程度で
あり、非常に高速である。
（２）ページ（４ＫＢ）単位にデータを格納、又は主記
憶との間で転送する。
憶との間で転送する。
（３）従来のチャネルを使用した非同期命令によるアク
セス手段の他に、同期命令を使用した主記憶との直接デ
ータ転送を可能としている。
セス手段の他に、同期命令を使用した主記憶との直接デ
ータ転送を可能としている。
（４）アーキテクチャ上の仮想記憶領域の限界（２ＧＢ
）を越えた領域に対しても高速なアクセスが可能である
。
）を越えた領域に対しても高速なアクセスが可能である
。
特開昭５９−１６７７６１はＥＳをプロセッサ間で共有
する場合には言及していない。また、ＥＳは電子式な装
置を使用するため揮発性である。しかし、将来的には、
従来の外部記憶装置やＩＣディスクと同様に共用ＥＳ、
不揮発ＥＳ等も開発されるであろう。
する場合には言及していない。また、ＥＳは電子式な装
置を使用するため揮発性である。しかし、将来的には、
従来の外部記憶装置やＩＣディスクと同様に共用ＥＳ、
不揮発ＥＳ等も開発されるであろう。
上記拡張記憶装置は、主記憶装置に比べれば大容量であ
り、また、ディスク装置に比べれば遥か（６） に高速である。しかし、その容量はディスク装置の総容
量に比べれば小さい。従って、−数的には高速にアクセ
スしたいデータを全てＥＳに配置することは不可能であ
る。その場合には、頻繁にアクセスされるデータのみを
ＥＳ上に配置する、いわゆる、ＥＳをキャッシュ的に使
用する方法が採用される。しかし、このキャッシュ方式
はシステム間でＥＳを共用する場合には、大きなオーバ
ヘッドを必要とする。それはデータとＥＳとの対応関係
を、ＥＳが接続されている全てのプロセッサが識別し、
常に対応関係を更新しておかねばならないからである。
り、また、ディスク装置に比べれば遥か（６） に高速である。しかし、その容量はディスク装置の総容
量に比べれば小さい。従って、−数的には高速にアクセ
スしたいデータを全てＥＳに配置することは不可能であ
る。その場合には、頻繁にアクセスされるデータのみを
ＥＳ上に配置する、いわゆる、ＥＳをキャッシュ的に使
用する方法が採用される。しかし、このキャッシュ方式
はシステム間でＥＳを共用する場合には、大きなオーバ
ヘッドを必要とする。それはデータとＥＳとの対応関係
を、ＥＳが接続されている全てのプロセッサが識別し、
常に対応関係を更新しておかねばならないからである。
本発明は、これらの処理を汎用的に行ない、アプリケー
ションプログラム開発を容易にするためのものである。
ションプログラム開発を容易にするためのものである。
さらに、共用、不揮発ＥＳではＩＰＬをまたがって仮想
ＥＳを構築することにより、システムの立ち上げ時間の
短縮、ホラ１−スタンバイ等のシステム切替時間の短縮
を図ることを目的とする。
ＥＳを構築することにより、システムの立ち上げ時間の
短縮、ホラ１−スタンバイ等のシステム切替時間の短縮
を図ることを目的とする。
本発明の目的は、以下の通りである。
（１）拡張記憶装置を仮想化することにより、シス（７
） テムに接続されている物理的な拡張記憶容量に制限され
ないプログラム作成を可能とする。
） テムに接続されている物理的な拡張記憶容量に制限され
ないプログラム作成を可能とする。
実装されているＥＳ容量はシステムにより異なる。従っ
て、仮想的なＥＳをアクセスするプログラムを作成して
おけばどのような容量のＥＳに対しても適用できる。し
かも、物理的に接続されているＥＳ容量が多くなるに従
って性能向上を図ることが出来る。
て、仮想的なＥＳをアクセスするプログラムを作成して
おけばどのような容量のＥＳに対しても適用できる。し
かも、物理的に接続されているＥＳ容量が多くなるに従
って性能向上を図ることが出来る。
（２） （１）の機能を複数のデータ処理システムから
成る複合システム上で構築することにより、共用ＥＳを
活用してシステムの性能向上を図る。
成る複合システム上で構築することにより、共用ＥＳを
活用してシステムの性能向上を図る。
オンラインシステム等では、性能や信頼性向上の点から
、システムを複数のデータ処理装置群で構築することが
多い。このような場合に、仮想ＥＳをシステム間で共用
させることにより、性能の向上を図る。
、システムを複数のデータ処理装置群で構築することが
多い。このような場合に、仮想ＥＳをシステム間で共用
させることにより、性能の向上を図る。
また、本方式をオンラインシステムで用いられるホット
スタンバイ方式に適用することにより、引継ぎ処理の高
速化、引継ぎ語の処理の高速化が可能である。
スタンバイ方式に適用することにより、引継ぎ処理の高
速化、引継ぎ語の処理の高速化が可能である。
（８）
（３） （１）および（２）の機能を不揮発共用ＥＳに
対しても適用し、不揮発データであるデータベース（Ｄ
Ｂ）等を仮想ＥＳに格納することにより、システムの高
性能化を図る。
対しても適用し、不揮発データであるデータベース（Ｄ
Ｂ）等を仮想ＥＳに格納することにより、システムの高
性能化を図る。
上記目的を達成するため本発明においては、以下のステ
ップおよび手段を設ける。
ップおよび手段を設ける。
（１） （ａ）前記データ処理装置群内の各々の制御プ
ログラム（ＯＳ）が、前記ＥＳのアドレス付け（物理Ｅ
Ｓアドレス）とは異なる論理的なアドレス付け（仮想Ｅ
Ｓアドレス）を行ない、前記物理ＥＳアドレスと前記仮
想ＥＳアドレスとの対応表（ＥＳアドレス変換テーブル
）を前記ＥＳに格納するステップ。
ログラム（ＯＳ）が、前記ＥＳのアドレス付け（物理Ｅ
Ｓアドレス）とは異なる論理的なアドレス付け（仮想Ｅ
Ｓアドレス）を行ない、前記物理ＥＳアドレスと前記仮
想ＥＳアドレスとの対応表（ＥＳアドレス変換テーブル
）を前記ＥＳに格納するステップ。
（ｂ）ユーザプログラムは、前記仮想ＥＳアドレスを指
定して前記ＥＳに対するアクセス要求を前記ＯＳに通知
するステップ、 （Ｃ）通知を受けたＯＳは、前記ＥＳ内に格納された前
記ＥＳアドレス変換テーブルを読み込むことにより、前
記仮想ＥＳアドレスに対応（９） する物理ＥＳアドレスを知り、該物理ＥＳアドレスを使
用して前記ＥＳをアクセスするステップ （２） （ａ）前記データ処理装置群内の各々の制御プ
ログラム（ＯＳ）が、前記ＥＳのアドレス付け（物理Ｅ
Ｓアドレス）とは異なる論理的なアドレス付け（仮想Ｅ
Ｓアドレス）を行ない、前記仮想ＥＳアドレスと前記物
理ＥＳアドレスとの対応表（ＥＳアドレス変換テーブル
）を前記ＥＳ内に格納するステップ、 （ｂ）前記ＥＳアドレス変換テーブル中に、仮想ＥＳア
ドレスに対応する物理ＥＳアドレスが存在しないことを
示す無効フラグと、該フラグがオンである場合に、該仮
想ＥＳアドレスが指定する領域の内容が格納されている
ディスク装置のアドレスおよび該ディスク装置内のアド
レスを格納するステップ （ｂ）ユーザプログラムは、前記仮想ＥＳアドレスを指
定して前記ＥＳに対するアクセス要求を前記ＯＳに通知
するステップ、 （１０） （ｃ）通知を受けたＯＳは、前記ＥＳ内に格納された前
記ＥＳアドレス変換テーブルを読み込んで前記無効フラ
グを調べ、前記無効フラグがオフである場合には前記Ｅ
Ｓアドレス変換テーブル内の前記ＥＳ物理アドレスを使
用して前記ＥＳをアクセスし、前記無効フラグがオフの
場合には前記ディスク装置アドレスおよびディスク内ア
ドレスを使用してディスク装置をアクセスするステップ （３）前記命令プロセッサから前記ＥＳ制御装置に対し
て前記仮想ＥＳを指定したアクセス要求を発行する手段
と、該ＥＳ制御装置は前記指定された仮想ＥＳアドレス
を前記ＥＳアドレス変換テーブルを用いて前記物理ＥＳ
アドレスに変換する手段と、ＥＳアドレス変換テーブル
の無効フラグがオフであった場合には、該ＥＳアドレス
変換テーブル中の前記ＥＳ物理アドレスを使用して前記
ＥＳをアクセスする手段と、前記無効フラグがオンであ
った場合には、該ＥＳアドレス変換テーブルエントリ内
に格納された前記（１１） ディスクアドレスおよびディスク内アドレスを使用して
ディスク装置をアクセスする手段、〔作用〕 ＥＳアドレス変換テーブルをＥＳ内に配置することによ
り、複合システム内のいずれのプロセッサからも仮想Ｅ
Ｓアドレスと実ＥＳアドレスとの対応関係を知ることが
出来、これを用いて仮想ＥＳのアクセスをすることが出
来る。
定して前記ＥＳに対するアクセス要求を前記ＯＳに通知
するステップ、 （Ｃ）通知を受けたＯＳは、前記ＥＳ内に格納された前
記ＥＳアドレス変換テーブルを読み込むことにより、前
記仮想ＥＳアドレスに対応（９） する物理ＥＳアドレスを知り、該物理ＥＳアドレスを使
用して前記ＥＳをアクセスするステップ （２） （ａ）前記データ処理装置群内の各々の制御プ
ログラム（ＯＳ）が、前記ＥＳのアドレス付け（物理Ｅ
Ｓアドレス）とは異なる論理的なアドレス付け（仮想Ｅ
Ｓアドレス）を行ない、前記仮想ＥＳアドレスと前記物
理ＥＳアドレスとの対応表（ＥＳアドレス変換テーブル
）を前記ＥＳ内に格納するステップ、 （ｂ）前記ＥＳアドレス変換テーブル中に、仮想ＥＳア
ドレスに対応する物理ＥＳアドレスが存在しないことを
示す無効フラグと、該フラグがオンである場合に、該仮
想ＥＳアドレスが指定する領域の内容が格納されている
ディスク装置のアドレスおよび該ディスク装置内のアド
レスを格納するステップ （ｂ）ユーザプログラムは、前記仮想ＥＳアドレスを指
定して前記ＥＳに対するアクセス要求を前記ＯＳに通知
するステップ、 （１０） （ｃ）通知を受けたＯＳは、前記ＥＳ内に格納された前
記ＥＳアドレス変換テーブルを読み込んで前記無効フラ
グを調べ、前記無効フラグがオフである場合には前記Ｅ
Ｓアドレス変換テーブル内の前記ＥＳ物理アドレスを使
用して前記ＥＳをアクセスし、前記無効フラグがオフの
場合には前記ディスク装置アドレスおよびディスク内ア
ドレスを使用してディスク装置をアクセスするステップ （３）前記命令プロセッサから前記ＥＳ制御装置に対し
て前記仮想ＥＳを指定したアクセス要求を発行する手段
と、該ＥＳ制御装置は前記指定された仮想ＥＳアドレス
を前記ＥＳアドレス変換テーブルを用いて前記物理ＥＳ
アドレスに変換する手段と、ＥＳアドレス変換テーブル
の無効フラグがオフであった場合には、該ＥＳアドレス
変換テーブル中の前記ＥＳ物理アドレスを使用して前記
ＥＳをアクセスする手段と、前記無効フラグがオンであ
った場合には、該ＥＳアドレス変換テーブルエントリ内
に格納された前記（１１） ディスクアドレスおよびディスク内アドレスを使用して
ディスク装置をアクセスする手段、〔作用〕 ＥＳアドレス変換テーブルをＥＳ内に配置することによ
り、複合システム内のいずれのプロセッサからも仮想Ｅ
Ｓアドレスと実ＥＳアドレスとの対応関係を知ることが
出来、これを用いて仮想ＥＳのアクセスをすることが出
来る。
本発明の実施例を図を用いて説明する。
第１図は、本発明の仮想ＥＳアクセスのためのＥＳアド
レス変換テーブルを含む一実施例である。
レス変換テーブルを含む一実施例である。
データ処理装置１１はプロセッサ１０と主記憶装置２０
から成る。共用ＥＳ３０は複数のデータ処理装置１１か
ら共有されている。また、共用ディスク５０も同様に複
数のデータ処理装置１１から共用されている。
から成る。共用ＥＳ３０は複数のデータ処理装置１１か
ら共有されている。また、共用ディスク５０も同様に複
数のデータ処理装置１１から共用されている。
本発明の特徴は、共用ＥＳ３０へのアクセスを仮想アド
レスを指定して行なうため、また、その指定を共有して
いる全てのプロセッサから可能と（１２） するため、仮想ＥＳアドレスと物理ＥＳアドレスの対応
表であるＥＳアドレス変換テーブル３１をＥＳ３０内に
格納した点にある。これにより、ＥＳ内のデータ（ＥＳ
データ）４０をアクセスする場合に仮想ＥＳアドレスで
アクセスすることが出来る。更に、ＥＳに接続されてい
る全てのプロセッサから同様に仮想ＥＳアドレスを用い
てアクセスすることが可能である。
レスを指定して行なうため、また、その指定を共有して
いる全てのプロセッサから可能と（１２） するため、仮想ＥＳアドレスと物理ＥＳアドレスの対応
表であるＥＳアドレス変換テーブル３１をＥＳ３０内に
格納した点にある。これにより、ＥＳ内のデータ（ＥＳ
データ）４０をアクセスする場合に仮想ＥＳアドレスで
アクセスすることが出来る。更に、ＥＳに接続されてい
る全てのプロセッサから同様に仮想ＥＳアドレスを用い
てアクセスすることが可能である。
第２図は、ＥＳアドレス変換テーブル３１の詳細な構造
の実施例である。ＥＳ仮想アドレス３２には変換される
べきＥＳの仮想アドレスが格納されている。ＥＳ物理ア
ドレス３３は仮想アドレス３２に対応する物理ＥＳアド
レスである。無効フラグ３４はＥＳ物理アドレス３３が
有効であるか無効であるかを示すフラグである。無効フ
ラグ３４がオンである場合には、ＥＳ物理アドレス３３
は無効であり、替わりに、ディスク装置アドレス３５お
よびディスク内アドレス３６が有効となる。ディスク装
置アドレス３５は、無効フラグ３４がオンである場合に
、仮想ＥＳアドレス３２（１３） で示された領域の内容が格納されているディスク装置の
アドレスを示している。また、ディスク内アドレス３６
は同様に、ディスク内のアドレスを示している。
の実施例である。ＥＳ仮想アドレス３２には変換される
べきＥＳの仮想アドレスが格納されている。ＥＳ物理ア
ドレス３３は仮想アドレス３２に対応する物理ＥＳアド
レスである。無効フラグ３４はＥＳ物理アドレス３３が
有効であるか無効であるかを示すフラグである。無効フ
ラグ３４がオンである場合には、ＥＳ物理アドレス３３
は無効であり、替わりに、ディスク装置アドレス３５お
よびディスク内アドレス３６が有効となる。ディスク装
置アドレス３５は、無効フラグ３４がオンである場合に
、仮想ＥＳアドレス３２（１３） で示された領域の内容が格納されているディスク装置の
アドレスを示している。また、ディスク内アドレス３６
は同様に、ディスク内のアドレスを示している。
ＥＳ仮想アドレス３２は常に必要な訳ではなく、先頭か
らＥＳ仮想アドレスに従ってエントリが並べられている
とする方式であっても良い。
らＥＳ仮想アドレスに従ってエントリが並べられている
とする方式であっても良い。
第３図は、各プロセッサ内の制御プログラム（ＯＳ）が
、第１図、第２図で示したＥＳアドレス変換テーブルを
使用して仮想ＥＳからデータを主記憶装置２０に読み込
む手順を示したフローである。
、第１図、第２図で示したＥＳアドレス変換テーブルを
使用して仮想ＥＳからデータを主記憶装置２０に読み込
む手順を示したフローである。
第１にＥＳアドレス変換テーブル３１をＥＳ３０から読
み込む（ステップ１０１）。この場合には物理ＥＳアド
レスを指定する。ＥＳアドレス変換テーブルの物理アド
レスはシステム初期設定時に決定する。読み込んだＥＳ
アドレス変換テーブル３１の中から、ＥＳ仮想アドレス
３２が読み込みの対象として指定されたＥＳ仮想アドレ
スと等しいエントリを選択する（ステップ１０２）。選
択（１４） したエントリの無効フラグ３４を調べる（ステップ１０
３）。無効フラグ３４がオフであった場合には物理ＥＳ
アドレス３３は有効であるため、これを用いてＥＳ３０
からデータ４０を主記憶２０へ読み込む（ステップ１０
４）。一方、無効フラグ３４がオンであった場合には、
ディスク装置アドレス３５およびディスク内アドレス３
６が有効である。これらを用いて共用ディスク５０内の
データ５１を主記憶装置２０に読み込む。
み込む（ステップ１０１）。この場合には物理ＥＳアド
レスを指定する。ＥＳアドレス変換テーブルの物理アド
レスはシステム初期設定時に決定する。読み込んだＥＳ
アドレス変換テーブル３１の中から、ＥＳ仮想アドレス
３２が読み込みの対象として指定されたＥＳ仮想アドレ
スと等しいエントリを選択する（ステップ１０２）。選
択（１４） したエントリの無効フラグ３４を調べる（ステップ１０
３）。無効フラグ３４がオフであった場合には物理ＥＳ
アドレス３３は有効であるため、これを用いてＥＳ３０
からデータ４０を主記憶２０へ読み込む（ステップ１０
４）。一方、無効フラグ３４がオンであった場合には、
ディスク装置アドレス３５およびディスク内アドレス３
６が有効である。これらを用いて共用ディスク５０内の
データ５１を主記憶装置２０に読み込む。
第４図は、各プロセッサ内の制御プログラム（ＯＳ）が
、第工図、第２図で示したＥＳアドレス変換テーブルを
使用して主記憶装置２０内のデータを仮想ＥＳに書き込
む手順を示したフローである。
、第工図、第２図で示したＥＳアドレス変換テーブルを
使用して主記憶装置２０内のデータを仮想ＥＳに書き込
む手順を示したフローである。
まずＥＳアドレス変換テーブル３１をＥＳ３０から読み
込む（ステップ１２１）。読み込んだＥＳアドレス変換
テーブル３１の中から、ＥＳ仮想アドレス３２が読み込
みの対象として指定されたＥＳ仮想アドレスと等しいエ
ントリを選択する（ステップ１２２）。選択したエント
リの無効フ（１５） ラグ３４を調べる（ステップ１２３）。無効フラグ３４
がオフであった場合には物理ＥＳアドレス３３は有効で
あるため、これを用いて主記憶２０中のデータをＥＳ３
０のデータ４０に書き込む（ステップ１２４）。一方、
無効フラグ３４がオンであった場合には、ディスク装置
アドレス３５およびディスク内アドレス３６が有効であ
るからこれらを用いて主記憶２０内のデータを共用ディ
スク５０内のデータ５１に書き込む。
込む（ステップ１２１）。読み込んだＥＳアドレス変換
テーブル３１の中から、ＥＳ仮想アドレス３２が読み込
みの対象として指定されたＥＳ仮想アドレスと等しいエ
ントリを選択する（ステップ１２２）。選択したエント
リの無効フ（１５） ラグ３４を調べる（ステップ１２３）。無効フラグ３４
がオフであった場合には物理ＥＳアドレス３３は有効で
あるため、これを用いて主記憶２０中のデータをＥＳ３
０のデータ４０に書き込む（ステップ１２４）。一方、
無効フラグ３４がオンであった場合には、ディスク装置
アドレス３５およびディスク内アドレス３６が有効であ
るからこれらを用いて主記憶２０内のデータを共用ディ
スク５０内のデータ５１に書き込む。
第５図は、各プロセッサ内の制御プログラム（ＯＳ）が
、第１図、第２図で示したＥＳアドレス変換テーブルを
使用して主記憶装置２０内のデータを仮想ＥＳに書き込
むための他の実施例を示したフローである。
、第１図、第２図で示したＥＳアドレス変換テーブルを
使用して主記憶装置２０内のデータを仮想ＥＳに書き込
むための他の実施例を示したフローである。
まずＥＳアドレス変換テーブル３１をＥＳ３０から読み
込む（ステップ１４↓）。読み込んだＥＳアドレス変換
テーブル３１の中から、ＥＳ仮想アドレス３２が読み込
みの対象として指定されたＥＳ仮想アドレスと等しいエ
ントリを選択する（ステップ１４２）。選択したエント
リの無効フ（１６） ラグ３４を調べる（ステップ１４３）。無効フラグ３４
がオフであった場合には物理ＥＳアドレス３３は有効で
あるため、これを用いて主記憶２０中のデータをＥＳ３
０のデータ４０に書き込む（ステップ１４４）。
込む（ステップ１４↓）。読み込んだＥＳアドレス変換
テーブル３１の中から、ＥＳ仮想アドレス３２が読み込
みの対象として指定されたＥＳ仮想アドレスと等しいエ
ントリを選択する（ステップ１４２）。選択したエント
リの無効フ（１６） ラグ３４を調べる（ステップ１４３）。無効フラグ３４
がオフであった場合には物理ＥＳアドレス３３は有効で
あるため、これを用いて主記憶２０中のデータをＥＳ３
０のデータ４０に書き込む（ステップ１４４）。
一方、無効フラグ３４がオンであった場合には、ＥＳ３
０内に空き領域を探し、その領域に主記憶２０のデータ
を書き込む（ステップ１４５）。その後、物理ＥＳアド
レス３３に書き込みの対象と或ったＥＳの物理アドレス
を格納し、無効フラグ３４をオフとする（ステップ１４
６）。
０内に空き領域を探し、その領域に主記憶２０のデータ
を書き込む（ステップ１４５）。その後、物理ＥＳアド
レス３３に書き込みの対象と或ったＥＳの物理アドレス
を格納し、無効フラグ３４をオフとする（ステップ１４
６）。
第６図は本発明のＥＳアドレス変換装置を含む仮想ＥＳ
制御装置の概要である。
制御装置の概要である。
仮想ＥＳ制御装置４２は、プロセッサ１０及び主記憶２
０と、ＥＳ３０との間に位置し、プロセッサ１０からの
仮想ＥＳアクセス要求を受は取り、ＥＳ３０またはディ
スク５０をアクセスして、データを主記憶２０に転送す
る。物理ＥＳ制御装置４４とディスク制御装置４５は共
に公知の制御装置である。
０と、ＥＳ３０との間に位置し、プロセッサ１０からの
仮想ＥＳアクセス要求を受は取り、ＥＳ３０またはディ
スク５０をアクセスして、データを主記憶２０に転送す
る。物理ＥＳ制御装置４４とディスク制御装置４５は共
に公知の制御装置である。
（１７）
第７図はＥＳアドレス変換装置４３の詳細な実施例であ
る。
る。
アクセスの対象と成る仮想アドレスはプロセッサ１０か
ら信号線２２を介して仮想ＥＳアドレスバッファ８０に
格納される。仮想ＥＳアドレスは上位部８２と下位部８
１に分けられる。同一の上位部を持つ仮想アドレスに対
応するＥＳアドレス変換テーブルは、ＥＳアクセスのブ
ロックに納められている。
ら信号線２２を介して仮想ＥＳアドレスバッファ８０に
格納される。仮想ＥＳアドレスは上位部８２と下位部８
１に分けられる。同一の上位部を持つ仮想アドレスに対
応するＥＳアドレス変換テーブルは、ＥＳアクセスのブ
ロックに納められている。
ＥＳアドレス変換テーブル起点８５はＥＳ３０上のＥＳ
アドレス変換テーブルの起点を物理アドレスで示してい
る。ＥＳアドレス変換テーブル起点８５と仮想ＥＳアド
レスの上位部８２を加算器８６で加えて仮想ＥＳアドレ
ス２２に対応するＥＳアドレス変換テーブルの格納され
ているＥＳブロックのアドレスを求める。加算結果は線
８７゜線２２を介して物理ＥＳ制御装置４４へ送られる
。
アドレス変換テーブルの起点を物理アドレスで示してい
る。ＥＳアドレス変換テーブル起点８５と仮想ＥＳアド
レスの上位部８２を加算器８６で加えて仮想ＥＳアドレ
ス２２に対応するＥＳアドレス変換テーブルの格納され
ているＥＳブロックのアドレスを求める。加算結果は線
８７゜線２２を介して物理ＥＳ制御装置４４へ送られる
。
物理ＥＳ制御装置４４はＥＳ３０の線２２で指定された
物理アドレスを読み出し、線２４を介してＥＳアドレス
変換装置４３中の変換バッファプロ（Ｌ８） ツク９０に内容を転送する。
物理アドレスを読み出し、線２４を介してＥＳアドレス
変換装置４３中の変換バッファプロ（Ｌ８） ツク９０に内容を転送する。
変換バッファブロック９０中のエントリを仮想ＥＳアド
レスの下位部８１をインデックスとして抽出し、変換バ
ッファ９５に格納する。
レスの下位部８１をインデックスとして抽出し、変換バ
ッファ９５に格納する。
無効フラグ３４がオフの場合には反転回路９２を介して
ゲート９工を開かれ、物理ＥＳアドレス３３が信号線２
２を介して物理ＥＳ制御装置４４へ送られ、読み込まれ
た内容が、線２４．線２１を介して主記憶２０へ送られ
る。
ゲート９工を開かれ、物理ＥＳアドレス３３が信号線２
２を介して物理ＥＳ制御装置４４へ送られ、読み込まれ
た内容が、線２４．線２１を介して主記憶２０へ送られ
る。
一方、無効フラグ３４がオンである場合には、ゲート９
３．ゲート９４が開かれ、ディスクアドレス３５．ディ
スク内アドレス３６がそれぞれ信号線６３．信号線６２
を介してディスク制御装置４５に送られる。読みだされ
たディスクの内容は信号線６１および信号線２１を介し
て主記憶２０へ送られる。
３．ゲート９４が開かれ、ディスクアドレス３５．ディ
スク内アドレス３６がそれぞれ信号線６３．信号線６２
を介してディスク制御装置４５に送られる。読みだされ
たディスクの内容は信号線６１および信号線２１を介し
て主記憶２０へ送られる。
本発明によれば、上記のように、ＥＳを仮想アドレスを
使用してアクセスできるようになるため、ＥＳの物理的
な実装容量に依存しないプログラミ（１９） ングが可能となり、アプリケーションプログラムの生産
性向上が図れる。また、ＥＳ容量に比例した性能向上が
可能である。
使用してアクセスできるようになるため、ＥＳの物理的
な実装容量に依存しないプログラミ（１９） ングが可能となり、アプリケーションプログラムの生産
性向上が図れる。また、ＥＳ容量に比例した性能向上が
可能である。
共用ＥＳにおいてもシステム間での交信を行なうことな
しに、仮想ＥＳを構築することが可能である。さらに、
不揮発ＥＳに対して適用することにより、不揮発性が要
求されるＤＢを仮想ＥＳに格納することが可能と成り、
該当ＤＢの高速アクセスを行なうこと。
しに、仮想ＥＳを構築することが可能である。さらに、
不揮発ＥＳに対して適用することにより、不揮発性が要
求されるＤＢを仮想ＥＳに格納することが可能と成り、
該当ＤＢの高速アクセスを行なうこと。
第１図は、本発明が実施される計算機の構成例を示すブ
ロック図、第２図はＥＳアドレス変換テーブルの構造図
、第３図、第４図は第２図で示したデータ構造を用いた
場合の実施例における制御プログラムの処理を示したフ
ロー図、第５図は別の実施例のフロー図、第６図は、本
発明のＥＳアドレス変換装置の概要構成図、第７図は、
ＥＳアドレス変換装置実施例の詳細構成図である。 １０・・・プロセッサ、２０・・・主記憶、３０・・・
拡張記憶装置（ＥＳ）、３１・・・ＥＳアドレス変換テ
ープ（２０） ル、３２・・・仮想ＥＳアドレス、３３・・物理ＥＳ７
ドレス、３４・・・無効フラグ、３５・・・ディスクア
ドレス、３６・・・ディスク内アドレス、４２・・・仮
想ＥＳ制御装置、４３・・・ＥＳアドレス変換装置、４
４・・・物理ＥＳ制御装置、４５・・・ディスク制御装
置、５０・・・ディスク装置、８０・・・仮想ＥＳアド
レスバッファ、８５・・・ＥＳアドレス変換テーブル起
点。 （２１） 第 ４ 回
ロック図、第２図はＥＳアドレス変換テーブルの構造図
、第３図、第４図は第２図で示したデータ構造を用いた
場合の実施例における制御プログラムの処理を示したフ
ロー図、第５図は別の実施例のフロー図、第６図は、本
発明のＥＳアドレス変換装置の概要構成図、第７図は、
ＥＳアドレス変換装置実施例の詳細構成図である。 １０・・・プロセッサ、２０・・・主記憶、３０・・・
拡張記憶装置（ＥＳ）、３１・・・ＥＳアドレス変換テ
ープ（２０） ル、３２・・・仮想ＥＳアドレス、３３・・物理ＥＳ７
ドレス、３４・・・無効フラグ、３５・・・ディスクア
ドレス、３６・・・ディスク内アドレス、４２・・・仮
想ＥＳ制御装置、４３・・・ＥＳアドレス変換装置、４
４・・・物理ＥＳ制御装置、４５・・・ディスク制御装
置、５０・・・ディスク装置、８０・・・仮想ＥＳアド
レスバッファ、８５・・・ＥＳアドレス変換テーブル起
点。 （２１） 第 ４ 回
Claims (1)
- 【特許請求の範囲】 １、命令プロセッサおよび該命令プロセッサによって共
用される主記憶装置を含むデータ処理装置の一群と、前
記データ処理装置によつて共有され各々の命令プロセッ
サによつてアクセスされる拡張記憶装置（ＥＳ）とを含
む複合データ処理システムにおいて、 （ａ）前記データ処理装置群内の各々の制御プログラム
（ＯＳ）が、前記ＥＳのアドレス付け（物理ＥＳアドレ
ス）とは異なる論理的なアドレス付け（仮想ＥＳアドレ
ス）を行ない、前記物理ＥＳアドレスと前記仮想ＥＳア
ドレスの対応表（ＥＳアドレス変換テーブル）を前記Ｅ
Ｓ内に格納するステップと、 （ｂ）ユーザプログラムは、前記仮想ＥＳアドレスを指
定して前記ＥＳに対するアクセス要求を前記ＯＳに通知
するステップと、 （ｃ）通知を受けたＯＳは、前記ＥＳ内に格納された前
記ＥＳアドレス変換テーブルを読み込むことにより、前
記仮想ＥＳアドレスに対応する物理ＥＳアドレスを知り
、該物理ＥＳアドレスを使用して前記ＥＳをアクセスす
るステップ とを有し、前記ＥＳを仮想化してアクセスすることを特
徴とする拡張記憶装置アクセス方法。 ２、命令プロセッサおよび該命令プロセッサによつて共
用される主記憶装置を含むデータ処理装置の一群と、前
記データ処理装置群によつて共有され各々の命令プロセ
ッサによつてアクセスされる拡張記憶装置（ＥＳ）とを
含む複合データ処理システムにおいて、 （ａ）前記データ処理装置群内の各々の制御プログラム
（ＯＳ）が、前記ＥＳのアドレス付け（物理ＥＳアドレ
ス）とは異なる論理的なアドレス付け（仮想ＥＳアドレ
ス）を行ない、前記仮想ＥＳアドレスと前記物理ＥＳア
ドレスとの対応表（ＥＳアドレス変換テーブル）を前記
ＥＳ内に格納するステップと、 （ｂ）前記ＥＳアドレス変換テーブル中に、仮想ＥＳア
ドレスに対応する物理ＥＳアドレスが存在しないことを
示す無効フラグと、該フラグがオンである場合に、該仮
想ＥＳアドレスが指定する領域の内容が格納されている
ディスク装置のアドレスおよび該ディスク装置内のアド
レスを格納するステップと、 （ｃ）ユーザプログラムは、前記仮想ＥＳアドレスを指
定して前記ＥＳに対するアクセス要求を前記ＯＳに通知
するステップと、 （ｄ）通知を受けたＯＳは、前記ＥＳ内に格納された前
記ＥＳアドレス変換テーブルを読み込んで前記無効フラ
グを調べ、前記無効フラグがオフである場合には前記Ｅ
Ｓアドレス変換テーブル内の前記ＥＳ物理アドレスを使
用して前記ＥＳをアクセスし、前記無効フラグがオフの
場合には前記ディスク装置アドレスおよびディスク内ア
ドレスを使用してディスク装置をアクセスするステップ
、 とを有することにより、ＥＳの物理容量より大きな容量
を持つ仮想ＥＳを構築することを特徴とする拡張記憶ア
クセス方法。 ３、命令プロセッサおよび該命令プロセッサによつて共
用される主記憶装置を含むデータ処理装置の一群と、前
記データ処理装置群によつて共有され各々の命令プロセ
ッサによつてアクセスされる拡張記憶装置（ＥＳ）およ
びＥＳへのアクセスを制御するＥＳ制御装置とを含む複
合データ処理システムにおいて、 前記命令プロセッサから前記ＥＳ制御装置に対して前記
仮想ＥＳを指定したアクセス要求を発行する手段と、該
ＥＳ制御装置は前記指定された仮想ＥＳアドレスを前記
ＥＳアドレス変換テーブルを用いて前記物理ＥＳアドレ
スに変換する手段と、ＥＳアドレス変換テーブルの無効
フラグがオフであつた場合には、該ＥＳアドレス変換テ
ーブル中の前記ＥＳ物理アドレスを使用して前記ＥＳを
アクセスする手段と、前記無効フラグがオンであつた場
合には、該ＥＳアドレス変換テーブルエントリ内に格納
された前記ディスクアドレスおよびディスク内アドレス
を使用してディスク装置をアクセスする手段、とを有す
ることを特徴とするＥＳアドレス変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2053640A JPH03256147A (ja) | 1990-03-07 | 1990-03-07 | 拡張記憶装置アクセス方法およびそれを利用した拡張記憶用アドレス変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2053640A JPH03256147A (ja) | 1990-03-07 | 1990-03-07 | 拡張記憶装置アクセス方法およびそれを利用した拡張記憶用アドレス変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03256147A true JPH03256147A (ja) | 1991-11-14 |
Family
ID=12948502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2053640A Pending JPH03256147A (ja) | 1990-03-07 | 1990-03-07 | 拡張記憶装置アクセス方法およびそれを利用した拡張記憶用アドレス変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03256147A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008226149A (ja) * | 2007-03-15 | 2008-09-25 | Hitachi Ltd | ストレージシステム及びストレージシステムのライト性能低下防止方法 |
| JP2010026969A (ja) * | 2008-07-24 | 2010-02-04 | Hitachi Ltd | データ処理装置 |
-
1990
- 1990-03-07 JP JP2053640A patent/JPH03256147A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008226149A (ja) * | 2007-03-15 | 2008-09-25 | Hitachi Ltd | ストレージシステム及びストレージシステムのライト性能低下防止方法 |
| JP2010026969A (ja) * | 2008-07-24 | 2010-02-04 | Hitachi Ltd | データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742450A (en) | Method to share copy on write segment for mapped files | |
| US6848034B2 (en) | Dense server environment that shares an IDE drive | |
| JPH03223945A (ja) | 仮想記憶管理方法 | |
| US5293622A (en) | Computer system with input/output cache | |
| US6092170A (en) | Data transfer apparatus between devices | |
| JP2005196793A (ja) | メモリを予約するための方法、システム、および製品 | |
| JPH03256147A (ja) | 拡張記憶装置アクセス方法およびそれを利用した拡張記憶用アドレス変換装置 | |
| JPS63240653A (ja) | 記憶装置管理ユニットと仮想一実アドレス間の翻訳方法 | |
| GB2221066A (en) | Address translation for I/O controller | |
| EP0377969B1 (en) | I/O cached computer systems | |
| JP3221419B2 (ja) | ディスクアレイ装置 | |
| JP2612173B2 (ja) | 仮想計算機 | |
| JPS6367213B2 (ja) | ||
| JP2988048B2 (ja) | 辞書情報常駐アクセス装置 | |
| JPH04291642A (ja) | キャッシュ制御方式 | |
| JPS6141021B2 (ja) | ||
| JPH0415490B2 (ja) | ||
| JPH03127146A (ja) | 情報処理装置 | |
| Tung | On the Apparent Continuity of Processing in a Paging Environment | |
| JPS589452B2 (ja) | フア−ムウエアホウシキ | |
| JPH0322053A (ja) | ムーブ・イン・バッファ制御方式 | |
| JPH04205535A (ja) | コピーオンライト方式 | |
| JPS63197254A (ja) | 仮想記憶制御装置 | |
| JPH05225055A (ja) | 情報処理装置 | |
| JPH0474232A (ja) | タスク実行方法及びキャッシュ装置の割り当て方法 |