JPH03223945A - 仮想記憶管理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１０） 〔産業上の利用分野〕 本発明は、大型計算機システムにおいて、プロセッサ間
で主（実）記憶装置以外の記憶装置を共用するマルチプ
ロセッサシステムに係り、特に、高速のアクセスができ
る大容量の共用記憶装置（たとえば拡張記憶装置）を装
備したマルチプロセッサシステムにおける仮想記憶管理
方法に関する。

〔従来の技術〕

仮想記憶方式は、アドレス変換テーブルを使用して実記
憶を仮想化する手法であり、現在の大型計算機システム
においては周知の技術である。ここでは、命令やデータ
を仮想記憶上に配置し、仮想記憶上のアドレスである仮
想アドレスを実アドレスに変換するアドレス変換装置に
よって対応する実アドレスを求め、それを用いて命令の
実行を行なっている。オペレーティングシステム（ＯＳ
）は、アドレス変換装置が使用するアドレス変換テーブ
ルを管理することによって、仮想記憶を制御している。

（１１） 第８図は仮想記憶の実現方式を示したものである。仮想
記憶８１１は、プログラムが参照する論理的な記憶領域
である。仮想記憶はページと呼ばれる固定長の領域に分
割されて管理されている。

これを仮想ページ８１２と呼ぶ。仮想ページ８１２の内
容の実体は、実記憶装置１０２、または補助記憶装置８
１０上のページングデータセット８１３に格納される。

仮想ページの実体がどの記憶装置に格納されているかを
示すテーブルがアドレス変換テーブル１０５である。ア
ドレス変換テーブル１０５の各々のエントリ８１４は仮
想ページに対応して用意され、各ページの実体の位置を
示している。

ページテーブルエントリ８１４の無効フラグ２０５は、
該当仮想ページに実ペー°ジが割り付けられているか否
かを示す、無効フラグ２０５がオフ（有効）である場合
には実記憶１０２の実ページ１１２が割り付けられてお
り、その実ページのアドレスは実ページアドレスエント
リ２０６に格納されている。

（１２） 一方、無効フラグ２０５がオン（無効）である場合には
、実ページは割り付けられていない。この場合、該当仮
想ページの内容はページデータセット８１３に格納され
ており、その外部ページ１１４のアドレスを外部ページ
アドレスエントリ２０７が保持している。

アドレス変換テーブルエントリ８１４が有効となってい
る仮想ページをアクセスする場合、ハードウェアのアド
レス変換機構は仮想ページアドレスを実ページアドレス
に変換してその内容をアクセスする。また、無効となっ
ている仮想ページを参照しようとした場合にはアドレス
変換動作が完了せず、割込み動作が発生する。これをア
ドレス変換例外割込み、あるいはページフォールト割込
みという。この割込みを契機に、オペレーティングシス
テム（Ｏ８）は利用可能な実ページを割り付け、外部ペ
ージテーブルエントリ２０７に格納されている該当仮想
ページの内容を読み込み、無効フラグ２０５をオフとす
る。これらの処理により、該当仮想ページはアクセス可
能となる。

（１３） 実際の計算機ではこのアドレス変換テーブルを節約する
ため、セグメントテーブル、ページテーブルという２段
階の変換を行なうことが多いが、基本的な構造、および
、制御方法は上記のとおりである。

以上の変換方式は大型計算機システムの分野では周知の
技術であるが、その詳細は、例えば、吉澤康文著［オペ
レーティングシステムの実際」（株式会社昭晃堂、ｌ５
ＢＮ　　４−７８５６−３５０３−７）第３章「仮想メ
モリ方式Ｊｐｐ８５−１２４に記述されている。

マルチプロセッサ方式の一方式である疎結合マルチプロ
セッサシステム（ＬＣＭＰ）は、プロセッサ間で主記憶
装置以外の外部記憶装置（ＤＩＳＣ等）を共有し、プロ
セッサ間に接続されたチャネル間通信機構（ｃＴＣ：Ａ
）を介してプロセッサ間の交信を行うシステムである。

ＬＣＭＰシステムは各々のプロセッサが独立したシステ
ムとして動作しているため、片方のプロセッサシステム
に異常が生じた場合においても、他のプロセッサの実（
１４） 行は影響を受けない。また、異常が発生したシステムの
処理を、正常なプロセッサが引き継いで実行することが
できるため、非常に高信頼な計算機システムを構築する
ことが可能である。このような特徴を持つＬＣＭＰシス
テムは、銀行システム等、信頼性が高度に要求されるシ
ステムにおいては広く採用されている。Ｌ　ＣＭ　Ｐ方
式は計算機システムの分野では周知の技術であるが、そ
の詳細は例えば、「岩波情報料学辞典Ｊ　　（ＩＳＢＮ
４００−０８００７４−４．ｐｐ４３８．多重プロセッ
サ）に記述されている。

第９図はＬＣＭＰシステムの概要である。ＬＣＭＰでは
複数のプロセッサが主記憶以外の記憶領域（外部記憶装
置）を共用している。第９図では２つのプロセッサ、プ
ロセッサＡ　１０１　ａ　、プロセッサ８１０１ｂが共
用外部記憶１０４を共用している。また、プロセッサ間
で通信を行なうため、プロセッサをＣＴＣＡと呼ばれる
チャネル１０９で接続し、互いに、入出力操作のイメー
ジで通信するものである。さらに、互いに固有の実記憶
装（１５） 置１０２ａ、１０２ｂを装備している。

ＬＣＭＰで共用の外部記憶装置を共用するためには、プ
ロセッサ間で排他制御を行なう必要がある。この方式と
しては、外部記憶装置に装備されたハード的な機構を使
用して、一方が使用している間は他方からアクセス不可
能とする方式、または、一つのプロセッサ上のソフトウ
ェアが資源管理を行ない、共用資源をアクセスする場合
にはこのソフトウェアにその共有資源を排他的に制御す
るように要求する方式、等がある。ここではＣＴＣＡを
使用して各プロセッサが通信を行うことによって共有資
源の排他アクセスを行う方式の概要を説明する。

第１０図は、ＣＴＣＡを用いた通信方式の概要である。

ＣＴＣＡは各プロセッサからは入出力装置のようにみえ
る。この例では、プロセッサＡ　１０１　ａからプロセ
ッサ８１０１ｂへデータを転送する。まず、プロセッサ
Ａ１０１ａはＣＴＣＡに対して、Ｗｒｉｔｅコマンドを
発行する。この結果、プロセッサＢ１０１ｂにはアテン
ション割込みが（１６） かかる。この割込みに対応してプロセッサ間０１ｂはＲ
ｅａｄコマンドを発行する。このようにして両プロセッ
サからの要求が一致して、データ転送が開始される。デ
ータ転送が終了した場合には、両者に終了割込みが返さ
れる。

第１１図は、上記のデータ転送方法を使用して資源の排
他制御を行う方法の概要である。プロセッサＡ　１０１
　ａには資源のユーザが、プロセッサＢ１０１ｂには伴
源の管理マネジャが配置されているとする。まず、資源
ユーザは資源の管理マネジャに、該当資源の排他使用要
求を発行する。この要求はＣＴＣＡ経由でプロセッサ８
１０１ｂ中の管理マネジャに通知される。管理マネジャ
は、その時使用中のユーザがいなければ要求を出したユ
ーザに使用を許可する。許可を受けたユーザは資源を使
用し、終了後に終了通知を発行する。終了通知を受け取
った管理マネジャは、資源の使用要求を発行している。

他のユーザに使用権を渡す。

以上のようにして、ＬＣＭＰでは共用資源の排他制御を
行っている。

（１７） ＬＣＭＰにおける処理方式は、例えば、鎌田肇著「多重
仮想記憶オペレーティングシステム」６．３章、オーム
社、工ＳＢＮ　　４−２７４−０７１７０−７に詳しく
記述されている。また、ＣＴＣＡのハード仕様はＩ−Ｉ
　Ｉ　Ｔ　Ａ　Ｃマニュアル「チャネル間結合装置４８
０８０−２−０７２に詳述されている。

ＬＣＭＰシステムの欠点として、プロセッサ間の通信が
比較的低速である、という問題がある。

マルチプロセッサ方式の他方の方式である密結合マルチ
プロセッサ（ＴＣＭＰ）では実記憶及び仮想記憶を共有
しているため、プロセッサ間の通信速度は非常に高速で
ある（数百ＭＢ／秒以上）。

これに対して、ＬＣＭＰではチャネルやディスクを介し
て通信しているため、通信速度は高々ＩＭＢ／秒程度で
ある。

この欠点のため、ＬＣＭＰの特徴が充分に発揮できない
という問題がある。例えば、共用ディスク等のシステム
資源を使用する場合にはプロセッサ間で排他制御が必要
であり、そのためプロセラ（１８） サ間通信が不可欠である。また、片方のプロセッサに障
害が発生し、残りのプロセッサが処理を引継ぐ場合には
、片方のプロセッサが使用しているデータを他方のプロ
セッサに転送する必要がある。

このような場合、従来のＬＣＭＰ方式では、チャネルや
ＣＴＣＡを介しているため、低速であり、充分に性能を
発揮することができなかった。

一方、大型計算機システムではディスク装置への入出力
操作が性能上のネックとなっているという問題が発生し
ている。これを解決するため、予め主記憶にディスクの
データを格納しておき、ディスクへの入出力要求が発生
した場合に、データが主記憶中に存在すれば、ディスク
に対する入出力動作をせずに、主記憶間のデータ転送で
入出力動作を代行し、入出力動作を見掛は上高速化して
いる。この方式は入出力の仮想化と呼ばれ大型計算機で
は周知の技術である。

入出力の仮想化方式は、主記憶装置をキャッシュとして
使用することにより、実際の入出力動作を回避する方式
である。ここでの問題点は、ＬＣＭＰ（１９） システムでは、プロセッサ間で共有するデータに対して
は入出力の仮想化技術が適用できないことである。それ
は、ＬＣＭＰでは各々のプロセッサが独立した主記憶装
置を装備しているため、キャッシュとして使用している
主記憶間のデータの一致が保てないためである。

そのため、ＬＣＭＰシステムでデータを共用する場合に
は、共用ディスク等にデータを配置し、ＣＴＣＡを用い
てプロセッサ間で交信して排他制御を行ない、共用ディ
スクをアクセスする、という方式が採用されている。

計算機システムの記憶装置として、近年、拡張記憶（Ｅ
Ｓ）が開発された（特開昭５９−１６７７６１）。

これは、ページ単位で主記憶とのデータ転送が可能な記
憶装置であり、ディスク等の従来の外部記憶装置に比べ
、高速にアクセスすることができる。

ただし、ＥＳを使用するためには専用のアクセス命令を
使用してプログラムを作成する必要があり、ユーザプロ
グラムはそのままで高速なＥＳの恩恵に預かる訳ではな
い。

（２０） 〔発明が解決しようとする課題〕 以上のように、仮想記憶方式、ＬＣＭＰマルチプロセッ
サシステム、入出力の仮想化、の手法は現代の大型計算
機システムには不可欠な技術である。ところが、上記の
ように、これらの手法は統合して使用しようとすると不
都合な点が多い。すなわち、 （１）ＬＣＭＰではプロセッサ間の通信手段が煩雑であ
り、オーバヘッドが多い。

（２）ＬＣＭＰ間では高速な主（実）記憶を共用できな
い。従って、実記憶を補助記憶とで構築される仮想記憶
も共用できない。仮想記憶は命令で参照できるため、最
も簡単にアクセスできる記憶装置である。従って、仮想
記憶がプロセッサ間で共用できない場合にはプロセッサ
の間の通信は非常に複雑なものと成る。

（３）入出力の仮想化手法がＬＣＭＰでは使用できない
。

（ｃ）高速な拡張記憶（ＥＳ）を使用するためには専用
のアクセス方法をプログラムしなければな（２１） らず、簡単に、かつ、有効にＥＳを使用できる方式が用
意されていない。

本発明の目的は、上記（１）　、　（２）の問題点を解
決し、ＬＣＭＰシステムにおいて従来できなかった共用
の仮想記憶を実現することによって、ＬＣＭＰシステム
においても、データ共用／排他を高速に、簡単に行なう
ことができる仮想記憶管理方法を提供することにある。

本発明の他の目的は、上記（３）の問題点を解決し、Ｌ
ＣＭＰシステムにおいても共用記憶装置に対する入出力
の仮想化を可能とした仮想記憶管理方法を提供すること
にある。

本発明の更に他の目的は、上記（ｃ）の問題点を解決し
、電子的な記憶装置である拡張記憶（ＥＳ）をプロセッ
サ間で共用した場合に、ユーザがＥＳを意識せず（共用
ＥＳをアクセスするためのプログラムを作成せずに）、
高速なＥＳの効果を発揮される仮想記憶管理方法を提供
することにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明の方法は、以（２２） 下のように構成する。

（１）その基本構想として、マルチプロセッサシステム
（ＬＣＭＰ）で主記憶装置から追い出されたページを共
用外部記憶装置に書き込み、前記マルチプロセッサのい
ずれのプロセッサで前記の追い出されたページが必要と
なった場合にも前記追い出されたページを前記共用外部
記憶装置から読み込むことにより、前記ページを必要と
したプロセッサが前記追い出されたページをアクセス可
能とする。また、前記共用外部記憶装置上に更に前記各
プロセッサの仮想記憶のどのページを前記共用外部記憶
装置のどこに書き出したかを示すマツピングテーブルの
内容も書き出し、任意のプロセッサがページフォールト
を起こした場合には該書き出された他のプロセッサのマ
ツピングテーブルを読み込んで読み込むべきページの前
記共用外部記憶装置中の位置を知ることによって、どの
プロセッサからも該ページを読み込むことができるよう
に構成する。

（２）具体的には次のステップから構成する。

（２３） （ａ）前記共用外部記憶装置上に更に前記各プロセッサ
の仮想記憶を管理するためのマツピングテーブルの内容
も書き出すステップと、（ｂ）任意のプロセッサが自己
のプロセッサが保持していないページへのアクセスを必
要とした場合には、前記書き出された他のプロセッサの
マツピングテーブルを前記共用外部記憶装置から読み込
んで前記他のプロセッサの前記必要なページの使用状況
を調べるステップと、 （ｃ）前記他のプロセッサが前記必要なページを使用し
ている場合には、 （ｉ）前記他のプロセッサに前記必要なページを前記共
用外部記憶装置に書き出すことを要求し、前記他のプロ
セッサが書き出し処理を完了するまで待つステップと、 （ｉｉ）書き出しを要求された前記他のプロセッサは、
前記必要なページを前記共用外部記憶装置に書き出した
後、書き出しの完了を前記書き出しを要求したプロセッ
サに通知（２４） するステップと、 （■）前記書き出し完了通知を受け取った前記書き出し
を要求したプロセッサは、前記書き出された必要なペー
ジを前記共用外部記憶装置から読み込むことによりアク
セスするステップと、 （ｄ）前記の他のプロセッサが前記必要なページを使用
していない場合には、前記必要なページを前記共用外部
記憶装置から読み込むことでアクセスするステップ、 とを有する。

（３）又、具体的には次のステップからなる。

（ａ）前記共用外部記憶装置上に更に仮想記憶ページの
内容がどこに格納されているかを示すマツピングテーブ
ルの内容も書き出すステップと、 （ｂ）任意のプロセッサが自己のプロセッサが保持して
いないページへのアクセスを必要とした場合には、 （ｃ）前記書き出された他のプロセッサのマッピ（２５
） ングテーブルを前記共用外部記憶装置から読み込んで前
記他のプロセッサの前記必要なページの使用状況を調べ
るステップと、 前記ＬＣＭＰの他のプロセッサが前記必要なページを使
用している場合には、 （ｉ）前記他のプロセッサに前記必要なページを前記共
用外部記憶装置に書き出すことを要求し、前記他のプロ
セッサが書き出し処理を完了するまで待つステップと、 （ｉ）書き出しを要求された前記他のプロセッサは、前
記必要なページを前記共用外部記憶装置に書きした後、
書き出しの完了を前記書き出しを要求したプロセッサに
通知するステップと、 （ｉｉｉ）前記書き出し完了通知を受け取った前記書き
出しを要求したプロセッサは、前記書き出された必要な
ページを前記共用外部記憶装置から読み込むことにより
アクセスするステップと、 （ｄ）前記ＬＣＭＰの他のプロセッサがいずれも（２６
） 前記必要なページを使用していない場合には、前記書き
出されたマツピングテーブルを前記共用外部記憶装置か
ら読み込んで該必要なページの前記共用外部記憶装置中
の位置を知り、該ページをアクセスするステップ、 とを有する。

（ｃ）具体的な構成としては、前記共用外部記憶装置上
に共用のページデータセット（ＰＧＤＳ）を配置で、前
記共用ＰＧＤＳに仮想記憶の内容を格納することによっ
て、前記ＬＣＭＰのいずれのプロセッサが該仮想記憶を
アクセスしてページフォールトを起こした場合にも、前
記共用ＰＧＤＳ上の仮想記憶の内容を読み込むことで、
アクセスを済ませることができるようにする。

また、この共用ＰＧＤＳ上に（前記仮想記憶の内容に加
えて）更にアドレス変換テーブルの内容を格納し、格納
された内容を用いて各プロセッサ該他のプロセッサの該
共用仮想記憶の使用状況を調べて、自プロセッサの該仮
想記憶に対する実記憶割付は方法を決定することができ
る（２７） ように構成する。

（５）具体的には以下のステップから構成する。

（ａ）前記共用仮想記憶に対する各プロセッサのアドレ
ス変換テーブルの内容を前記共用ページデータセットに
格納するステップと、（ｂ）前記共用仮想記憶へのアク
セス時にページフォールトが発生した場合には、前記共
用ページデータセット内に格納された他のプロセッサの
アドレス変換テーブルを読み出すステップと、 （ｃ）該読み出したアドレス変換テーブルの内容を検索
して、前記ページフォールトを起こした共用仮想記憶の
領域に対して他のプロセッサが既に実記憶を割り付けて
いるか否かを判定するステップと、 （ｄ）他プロセッサが既に実記憶を割り付けている場合
には、該他のプロセッサに該当実記憶の内容を前記共用
ページデータセットに書き戻して該実記憶を開放するこ
とを要求するステップと、 （２８） （ｅ）通知を受けた前記他プロセッサは、前記共用仮想
記憶に割り付けていた前記実記憶の内容を前記共用ペー
ジデータセットに書き出して該実記憶を開放し、さらに
前記共用仮想記憶のアドレス変換テーブルも前記共用ペ
ージデータセットに書き出し、その後、書き出し処理を
完了したことを要求元のプロセッサに通知するステップ
と、 （ｆ）完了通知を受け取った前記要求元のプロセッサは
書き戻された前記実記憶の内容を前記共用ページデータ
セットから読み取り、ページフォールトを起こした共用
仮想記憶の内容とするステップ、 とを有する（第３図）。

〔６）具体的にはまた、次のステップから構成する。

（ａ）固有仮想領域の一部であるウィンドウ領域を前記
共用仮想記憶の任意の一部とマツピングすることを指示
するステップと、 （ｂ）前記マツピング指示があった場合に、前記共用ペ
ージデータセットに格納されている共（２９） 用仮想記憶領域のアドレス変換テーブルの該当するエン
トリを前記ウィンドウ領域のアドレス変換テーブルの該
当するエントリに複写するステップと、 （ｅ）前記共用仮想記憶の使用を終了した際に、前記マ
ツピングを終了することを指示するステップと、 （ｄ）マツピング終了指示があった場合に、前記ウィン
ドウ領域のアドレス変換テーブルの該当するエントリを
前記共用ページデータセット中の前記共用仮想記憶のア
ドレス変換テーブルの該当するエントリに複写するステ
ップ、とを有し、ウィンドウ領域を通してプロセッサ間
で仮想記憶を共用する（第４図、第５図）。

（７）　（ａ）ウィンドウ領域を前記共用仮想記憶の一
部にマツピングする際、前記共用仮想記憶のアドレス変
換テーブルの該当するエントリに、該当領域が既にマツ
ピングされていることを示すフラグをセットするステッ
プと、 （ｂ）マツピング要求があった場合に、前記マツ（３０
） ピングフラグを検査し、既にマツピングされていれば該
マツピングが解除されるまで前記マツピング要求の実行
を待たせるステップ、とを有する。

（８）　（ａ）共用外部記憶装置上のファイルの内容の
一部または全部を前記共用仮想記憶に格納するステップ
と、 （ｂ）前記ファイルに対して入出力要求が発行された場
合には、入出力操作を実行する前に前記ファイルの要求
される部分が前記共用仮想記憶装置に格納されているか
否かを検索するステップと、 （ｃ）格納されている場合にはその内容を取り出すステ
ップと、 を有し、共用外部記憶上のファイルに対しても、入出力
を高速化する。

（９）共用外部記憶装置上のファイルの内容を全て前記
共用仮想記憶に格納するステップを有し、前記ファイル
へのアクセスを前記共用仮想記憶の機械語命令による参
照に置き換える。

（３１） （１０）共用外部記憶装置に、電子式の記憶装置であっ
て、データ転送を転送命令に同期して実行することので
きる拡張記憶装置（ＥＳ）を使用する。

〔作用〕

上記構成に基づく作用を説明する。

（１）ＬＣＭＰ構成のシステムにおいて、主記憶装置か
らページを追い出す場合には共用外部記憶装置に書き込
むように構成したので、前記疎結合マルチプロセッサの
いずれのプロセッサからもそのページを自プロセッサの
主記憶中に読み込むことができるため、プロセッサ間で
共用の仮想記憶装置を実現できる。更に、各プロセッサ
のマツピングテーブルの内容も同様の共用外部記憶装置
に格納する構成としたため、それを読み込むことにより
、どのプロセッサがどのページを主記憶中に取り込んで
いるか、または、ページが共用外部記憶のどこに格納さ
れているかを知ることができ、共用記憶に対する自己の
主記憶の割り付は方法を決定できるようにした（３２） ため、プロセッサ間で同一の内容をもつ共用仮想記憶を
実現することができる。

（２）ＬＣＭＰ構成のシステムにおいて、主記憶装置か
らページを追い出す場合には共用外部記憶装置に書き込
むように構成したので、前記疎結合マルチプロセッサの
いずれのプロセッサからもそのページを自プロセッサの
主記憶中に読み込むことができるため、プロセッサ間で
共用の仮想記憶装置を実現できる。更に、前記共用仮想
記憶用のプロセッサのマツピングテーブルの内容も同様
の共用外部記憶装置に格納する構成としたため、それを
読み込むことにより、どのプロセッサがどのページを主
記憶中に取り込んでいるか、または、ページが共用外部
記憶のどこに格納されているかを知ることができ、共用
記憶に対する自己の主記憶の割り付は方法を決定できる
ようにしたため、プロセッサ間で同一の内容をもつ共用
仮想記憶を実現することができる。

（３）ＬＣＭＰ構成のシステムにおいて、ページデ（３
３） −タセットを共用記憶装置上に配置し、仮想記憶の内容
をこの共用のページデータセットに格納するように構成
したので、いずれのプロセッサからも主記憶に存在しな
いページデータセット上のページをアクセスできる共用
の仮想記憶装置を実現できる。さらに、アドレス変換テ
ーブルの内容も同様の共用のページデータセットに格納
する構成として、いずれかのプロセッサが共用仮想記憶
をアクセスしてページフォールトを起こした場合には、
他のプロセッサのアドレス変換テーブルの内容を共用Ｌ
ＣＭＰから読み込んで該他のプロセッサの共用仮想記憶
の使用状況を調べた上で、自己のプロセッサの共用仮想
記憶に対する実記憶割り付は方法を決定するようにした
ので、両プロセッサのアドレス変換テーブルを同一の内
容とすることができ、主記憶に存在しないページデータ
セット上のページをどのプロセッサからでもアクセスで
きるとともに、プロセッサ間で、同一の内容を持つ共用
の仮想記憶装置を容易に実現することができ（３４） る。

（ｃ）各々のプロセッサのアドレス変換テーブルを、全
てのプロセッサからアクセス可能な共用ページデータセ
ット上に配置することにより、互いに、他のプロセッサ
が共用仮想記憶装置を使用しているか否かを識別するこ
とが可能となる。

そして、自プロセッサがアクセスしようとする共用仮想
ページに対して、既に他のプロセッサが実記憶を割り付
けて使用している場合には、そのプロセッサに該当共用
仮想ページの書き戻して該当実記憶を開放することを要
求する。この操作により、同時に２つ以上のプロセッサ
が共用仮想記憶の同一仮想ページに対して実記憶を割付
けることがなくなり、プロセッサ間で該当仮想ページの
内容に矛盾が生じることを防ぐことができる（第３図）
。

（５）共用仮想記憶を参照するために、固有の仮想領域
をウィンドウとして使用する。共用記憶内に格納されて
いる共用仮想記憶領域のアドレス変換テーブルの該当エ
ントリを固有記憶領域の（３５） アドレス変換テーブルの該当するエントリに複写するこ
とにより、ウィンドウ内から共通記憶記憶を参照可能と
なる。また、共通記憶記憶の使用を終了した際に、前記
仮想記憶のアドレス変換テーブルの該当するエントリを
前記共用仮想記憶のアドレス変換テーブルの該当するエ
ントリに複写することにより、その後は、他のプロセッ
サが同様にしてウィンドウを使用して共用記憶領域を使
用できる（第４図〜第５図）。

（６）ウィンドウマツピングをプロセッサ間で排他的に
行なうため、マツピングされていることを示すフラグを
設ける。マツピング要求があった場合に、マツピングフ
ラグを検査し、既にマツピングされていれば該マツピン
グが解除されるまで前記要求の実行を待たせることによ
り、排他制御が可能となる。

（７）共用記憶装置上のファイルの内容を前記共用仮想
記憶に格納することにより、共用ファイルへのアクセス
に対しても記憶化手法が適用可能となる。

（３６） （８）共用記憶装置上のファイルの全ての内容を共用仮
想記憶に格納することにより、ファイルのアクセスを機
械語による参照に置き換えることができる。

（９）共用ＰＧＤＳをプロセッサ間で共用された拡張記
憶装置に配置することにより、共用仮想記憶の内容が共
用ＰＧＤＳに書き出されていた場合にも高速にアクセス
することができる。

〔実施例〕 以下に、本発明の実施例を図面によって説明する。

第１図は、本発明の共用仮想記憶を実現するためのテー
ブル構造の実施例である。本発明の特徴は、ページデー
タセットを共用の外部記憶に配置した点と、仮想記憶を
管理するアドレス変換テーブルの内容をこの共用のペー
ジデータセットに格納した点である。これらの処理によ
り、複数のプロセッサ間で同一の内容を持った仮想記憶
（共用仮想記憶）を構築することができる。以下第１図
に従って、実施例の詳細を説明する。

（３７） 第１図は、二つのプロセッサ、プロセッサＡ１０１ａ、
プロセッサ８１０１ｂ、で構成されるＬＣＭＰシステム
である。本発明はプロセッサ数には依存せずプロセッサ
台数が増えても同様に適用可能である。説明では、プロ
セッサＡに固有な物には数字の末尾に１ａ′を添え、プ
ロセッサＢに固有なものは′ｂ′を添えて表示する。数
字のみのものはプロセッサ間で共有されるものあるいは
一般的なものに使用できる。

プロセッサＡ１０１ａとプロセッサＢ１０１ｂは、各々
固有の実（主）記憶装置１０２　ａ　、１０２ｂ、およ
び、（固有の）外部記憶装置１０３　ａ　、　１０３ｂ
に接続されている。また、プロセッサ間共用の記憶装置
である外部記憶装置１０４を共用している。

さらに、プロセッサ間通信装置であるＣＴＣＡ１０９に
よって接続され、互いに連絡することができる構成とな
っている。

アドレス変換テーブル１０５ａ、１０６ｂは６各のプロ
セッサの仮想記憶を管理するものであり、各プロセッサ
の実記憶装置１０２ａ、１０２ｂに（３８） 格納されて、プロセッサ１０１ａ、１０１ｂ中のアドレ
ス変換機構ハードウェアによって使用される。アドレス
変換テーブル１０５ａ、１０５ｂの各々のエントリは仮
想ページに対応する内容が有効で各プロセッサの主記憶
装置１０２ａ、１０２ｂに存在するのか、あるいは、無
効でページデータセット１０７ａ、１０７ｂに存在する
のかを示す。

その方式は、第８図に説明した通りである。

本発明の特徴であるプロセッサＡの共用仮想記憶１１０
ａ、プロセッサＢの共用仮想記憶１１０ｂは、共に同一
の内容を保持する。このために、共用外部記憶装置１０
４に共用仮想記憶用のページデータセットである共用ペ
ージデータセット（共用ＰＧＤＳ）１０６を配置する。

さらに、共用ＰＧＤＳ１０６には、領域１０８ａ、１０
８ｂに、共用仮想記憶１１０ａ、１１０ｂの記憶ページ
の内容、および、各プロセッサのアドレス変換テーブル
１０５ａ、１０５ｂの内容を各実記憶装置１０２ａ。

１０２ｂからコピーするなどにより格納しておく。

また、各プロセッサ固有の外部記憶装置１０３ａ。

（３９） １０３ｂには、それぞれプロセッサ固有の仮想記憶１１
１ａ、１ｌｌｂを実現するため、ページデータセット１
０７ａ、１０７ｂを配置する。仮想記憶が共用仮想記憶
である場合には、ページデータセラ１へとして共用ペー
ジデータセット］、、　０６を使用し、プロセッサ固有
の仮想記憶を作成する場合には、固有のページデータセ
ラｈ　１０７　ａ　。

１０７ｂを使用する。別の言い方をすれば、アドレス変
換テーブル中のプロセッサ固有の仮想記憶装置１１１ａ
用のエン１〜りは実ページ１１２ａまたは外部ページ１
１３ａをポイントシ、共用仮想記憶１１０ａ用のエント
リは実ページ］１２ａまたは共用外部ページ１１４をポ
イントする。

なお、本発明において、仮想記憶の内容という意味は、
実ページ１１２ａおよび共用外部ページ１１４の内容の
ことであり、特に、共用ＰＧＤＳ上に格納される仮想記
憶の内容とは、共用外部ページ１１４の内容をいう。

第２図は共用外部記憶装置１０４中の共用ＰＧＤＳ１０
６の詳細を示したものである。テーブル類（ｃ０） ２０１．２０４ａ、２０４ｂを合わせた部分は、第１図
の領域１０８ａ、１０８ｂに相当する。共用仮想記憶領
域は複数個設定することができる。

共用仮想記憶領域管理テーブル２０１は、共用仮想記憶
領域の名称エンＩ・す２０２と、各プロセッサのアドレ
ス変換エントリ２０３ａ、２０３ｂから成る。アドレス
変換エントリ２０３　ａ　、　２０３ｂは、各プロセッ
サが共用仮想記憶領域を参照するために使用するアドレ
ス変換テーブルの内容を格納している共用ＰＧＤＳ内の
アドレスを示している。

アドレス変換テーブルの内容２０４ａ、２０４ｂは該当
プロセッサの共用仮想記憶の使用状況を示すものである
。以降、プロセッサＡに関する部分のみを説明するが、
プロセッサＢに関する部分も同様である。プロセッサＡ
用のアドレス変換テーブルの内容２０４ａは、無効フラ
グ２０５ａ、実ページアドレス２０６ａ、外部ページア
ドレス２０７ａのエントリから成る。各々のエントリの
意味は第８図で説明したとおりである。該当する仮想ペ
ージに実ページが割り付けられている場合には無効（ｃ
１） フラグ２０５ａはオフとなっており、実ページアドレス
２０６ａは自プロセッサ（プロセッサＡ）の実記憶１０
２ａ中の実ページ１１２ａのアドレスを示している。ま
た、無効フラグ２０５ａがオン（「１」）である場合に
は、該当する仮想ページに実ページは割り付けられてお
らず、仮想ページの内容は外部ページアドレス２０７ａ
が示す共用外部ページ１１４に格納されている。

以上の構成と成っている共用仮想記憶管理テーブル２０
１とアドレス変換テーブルの内容２０３を参照すること
により、各々のプロセッサは、互いに、他のプロセッサ
が共用仮想記憶を使用しているか否か、あるいは実記憶
を割り付けているか否かを判定することができる。そし
て、その判定結果を基に共用仮想記憶の内容に矛盾が生
じることの無いよう制御する。その為に必要な処理を以
下に説明する。

第１図および第２図に示したデータ構成を使用して共用
仮想記憶を管理するための方法を、第３図のフローチャ
ートを使用して説明する。

（ｃ２） 本発明では、共用外部記憶は単にプロセッサ間で共用さ
れている外部記憶装置であればその種類は問わない。こ
こでは、説明の都合上共用外部記憶装置として拡張記憶
装置（ＥＳ）を使用した場合を想定する。ＥＳの特徴は
同期的に実行される、すなわち、その完了までプロセッ
サは他の命令を実行しない命令（同期命令）を用いてデ
ータを転送できる点である。従って、従来のディスク装
置入出力命令のように、プロセッサは単に命令の起動を
要求するのみでその完了まで他の命令を実行できる命令
（非同期命令）を使用データ転送を行う記憶装置を共用
外部記憶として使用する場合に比べて、割込み処理が不
要となり、処理が簡略化できる、という利点がある。以
下の説明で使用するＥＳのハードウェア仕様の概要は以
下の通りである。

（ａ）ＥＳと仮想記憶間（実際には、共用外部記憶とし
てのＥＳと、実記憶の間）データ転送をプロセッサによ
る同期命令を使用して行なうことができる。

（ｃ３） （ｂ）ＥＳの指定した領域を排他的にアクセスできる命
令が用意されている。

（ｃ）ＥＳはプロセッサ間で共用可能である。

説明は、上記の特徴を持つＥＳを使用して行なうが、非
同期命令を使用する記憶装置は共用外部記憶装置として
使用した場合にも、本発明は同様に適用可能である。そ
れは、説明に表れたデータ転送処理の夫れ夫れに対して
データ転送の完了を待つ手段と割込み処理が必要となる
だけである為である。データ転送の完了を待つ手段と割
込み処理は周知の技術であり、ここでは特に触れない。

さて、第３図におけるキーポイントは、共用仮想記憶の
内容をプロセッサ間で一致させることである。

その為に、共用仮想記憶領域用のアドレス変換テーブル
１０５を共用ＰＧＤＳ１０６上に複写しておく（ステッ
プ３０１）。共用仮想記憶１１０をアクセスするための
アドレス変換テーブルを更新する度に、更新した内容を
共用ＰＧＤＳ１０６上に複写しておく。（テーブル２０
４あの内容はテーブル１０５ａ（ｃ４） の内容に、テーブル２０４ｂの内容はテーブル１０５ｂ
の内容に、それぞれ一致させておく）。

複写先の位置は共用ＰＧＤＳ内１０６の共用仮想記憶管
理テーブル２０１に指定されている。

ユーザプログラムが共用仮想記憶領域１１０を参照した
場合には、実記憶中のアドレス変換テーブル１０５を使
用してアドレス変換がハードウェアで実施される。この
とき、アドレス変換テーブルの該当するエントリの無効
フラグ２０５がオン（無効）であった場合には、プログ
ラムチエツク割込みが発生する。この割込みを契機に、
オペレーティングシステムはページング処理を行なう。

まず、自プロセッサ以外のプロセッサが該当仮想記憶領
域を使用しているか否かを判定するために、共用ＰＧＤ
Ｓ１０６内の他のプロセッサのアドレス変換テーブルの
内容２０４を読み込む（ステップ３０２）。

例えば、プロセッサＡがページフォールトを起こした場
合には（この仮定で以降の説明を進める）、プロセッサ
Ｂ用のアドレス変換テーブルの内容２０４ｂを読み込む
。この時、判定の間に他のプ（ｃ５） ロセッサがアドレス変換テーブルの内容を書き換えるこ
とが無いよう、アドレス変換テーブルにロックし、排他
制御する。排他制御の方式は、ＬＣＭＰ方式の説明の際
に述べたように幾つかの方式があるが、ここでは、その
方式には依存しない。

次に、読み込んだアドレス変換テーブルの内容２０４ｂ
の該当するエントリの無効フラグ２０５ｂを調べる（ス
テップ３０３）。無効フラグ２０５ｂがオフ（有効）で
ある場合にはそのアドレス変換テーブルを所有している
プロセッサ（この場合にはプロセッサＢ）が該当共用仮
想ページに実記憶（例えば１１２ｂ）を割り付けている
。そこで、実記憶を割り付けているプロセッサＢ１０１
ｂに、該当実記憶の内容を共用ＰＧＳＤ１０６に書き戻
すことを要求する（ステップ３０４）。要求は、先に第
９図で説明したようにＣＴＣＡ等のＬＣＭＰの通信手段
を用いて行なう。その後、要求が完了するのを待つ（ス
テップ３０５）。

書き戻し要求を受けたプロセッサ（プロセッサＢ）は、
指定された実ページ１１２ｂの内容を共（ｃ６） 用ＰＧＤＳ１０６に書き込む（コピーする）　（ステッ
プ３０６）。書き込み終了後、不要となった該当実ペー
ジ］１２ｂを解放し、アドレス変換テーブル〕−０５ｂ
の該当するエントリを書き変え、その内容を共用ＰＧＤ
Ｓ１０６に書く　（ステップ３０７）。その後、書き込
みが完了したことを書き込み要求元（プロセッサＡ）に
通知する（プロセッサ３０８）。

書き込み完了を受信したプロセッサ（プロセッサＡ）は
共用ＰＧＤＳ１０６から該当共用仮想ページの内容（前
記ステップ３０６で書゛込まれた実ページ１１２ｂの内
容に相当）を読み込む（ステップ３０９）。その後、ア
ドレス変換機構が動作するようにアドレス変換テーブル
］−〇５ａを書き換える（ステップ３１０）。その後、
書き換えたアドレス変換テーブルを共用ＤＧＤＳ中のア
ドレス変換テーブル管理テーブル２０１に書き込む（ス
テップ３１１）。

以上の操作により、他のプロセッサが使用し、変更した
領域に対しても、共用ＰＧＤＳを介してデータを渡すこ
とにより、共用仮想記憶の内容を（ｃ７） プロセッサ間で同一に保つ。

第１２図は、共用仮想記憶を実現するためのテーブル構
造を示す別の実施例である。

本発明の特徴は、共用仮想記憶の各々のページがどこに
割り付けられているかを示す共用仮想記憶マツピングテ
ーブル］、３０を共用外部記憶装置上に配置した点にあ
る。共用仮想記憶マツピングテーブル１３０の詳細な構
成は第１３図を用いて後述する。

さて、第１２図では、プロセッサＡ１０１ａとプロセッ
サ８１０１ｂがＬＣＭＰを構成しており、各々固有の実
記憶装置１０２ａ、１０２ｂを有し、共用外部記憶１０
４を共用している。各々のプロセッサ１０１ａ、１０１
ｂの実記憶装置１０２ａ。

１０２ｂ上には共用仮想記憶１１０ａ、１１０ｂのアド
レス変換テーブル１０５ａ、１０５ｂが配置されている
。共用外部記憶１０４には、共用仮想記憶の内容の中で
実記憶１０２ａ、１０２ｂから追い出されたページ群、
および、共用仮想記憶の各ページが１０２ａ、１０２ｂ
のどちらの実記（ｃ８） 憶のどこに格納されているか、または、前記の追い出さ
れたページ群のどこに格納されているかを示すマツピン
グテーブル１３０が格納されている。

上記の構成を取ることで、マツピングテーブル１３０を
検索することにより、共用仮想記憶１］、Ｏａ。

１１０ｂの任意のページの内容がどこに格納されている
かを知ることができるため、あるプロセッサが共用仮想
記憶のあるページを参照しようとしてその内容が該当プ
ロセッサの実記憶」二に不在であった場合に、共用仮想
記憶中のマツピングテーブル１３０を読み込んで格納位
置を調べ、内容を読み込み、内容不在を解決することが
できる。

第１３図は、第１２図のマツピングテーブル１３０の構
成の詳細を示したものである。

マツピングテーブル１３０は複数のエンＩ−リ１５０で
構成されており、各エンＩ−りは共用仮想記憶の仮想ペ
ージに対応している。エンＩ−リ１５０は、仮想ページ
の内容が実記憶上に存在するのか共用外部記憶上に存在
するのかを示すフラグ１５１、仮想ページの内容が実記
憶上に存在する場合に該（ｃ９） 当実記憶が接続されているプロセッサの識別子１５２、
および、仮想ページの内容が共用外部記憶上に配置され
ている場合にその共用外部記憶」二での位置を示す共用
外部記憶アドレス１５３で構成される。

共用仮想記憶の該当するページがプロセッサの実記憶に
割り付けられている場合、例えば、プロセッサＡ１０１
ａの実記憶１０２中に内容が格納されている場合には、
フラグ１５１は該当する仮想ページが実記憶中に存在す
る旨を示し、プロセッサ識別子１５２はプロセッサＡ１
０１ａをポイントしている。また、該当ページの内容が
共用外部記憶に格納されている場合にはフラグ１５１は
仮想ページが共用外部記憶に存在する旨を示し、共用外
部記憶アドレス１５３は該当ページの内容が格納されて
いる共用外部記憶ページ１１４のアドレスを示している
。従って、エントリ１５０の各項目を参照することで、
該当する共用仮想ページの内容がどこに存在するか、ど
うすればアクセスすることができるか、を知ることがで
きる。

（５０） 第１２図および第１３図に示したデータ構成を使用して
共用仮想記憶を管理するための方法を、第１４図のフロ
ーチャートを使用して説明する。

本発明の特徴は、共用仮想記憶の各々のページがどこに
割り付けられているかを示す共用仮想記憶マツピングテ
ーブルを共用外部記憶装置上に配置し、それを用い共用
仮想記憶の内容をプロセッサ間で一致させている。

そのためには、まず、共用仮想記憶１１０の内容が実記
憶１０２に入りきらず、実記憶１０２から追い出す場合
には、その内容を共用外部記憶１０４に書き出し、その
後、共用外部記憶１０４中のマツピングテーブル１３０
の仮想ページに対応するエントリ１５０を更新する。内
容の配置場所を示すフラグ１５１は実記憶上から共用外
部記憶上に更新し、共用外部記憶上のアドレス１５３に
は先に書き出したアドレスをセットする。（ステップ３
５１）。

あるプロセッサ（プロセッサＡ　１０１　ａを仮定する
）で、共用仮想記憶を参照しようとして該プ（５１） ロセッサの実記憶１０２ａ上にその内容が存在しなかっ
た場合には、共用外部記憶１０４中のマツピングテーブ
ル１３０の、ページフォールトを起こした仮想ページに
対応するエントリ１５０を読み込む（ステップ３５２）
。読み込んだエントリ１５０のフラグ１３１を調べ、該
当仮想記憶の内容が他のプロセッサの実記憶中に存在す
るか否かを調べる（ステップ３５３）。もし、他のプロ
セッサの実記憶に存在すれば、プロセッサ識別子１３２
かにそのプロセッサを識別しく例えばプロセッサＢとす
る）、そのプロセッサに該当仮想ページの内容の書き出
しを要求し、書き出し完了まで待つ（ステップ３５４）
。

他のプロセッサの実記憶上に存在しない場合、もしくは
他のプロセッサの書き出し完了後、共用外部記憶１０４
から該当仮想ページの内容を読み込んだ自己のプロセッ
サの実記憶袋ｆｌ　１０２　ａに格納する（ステップ３
５５）。その後、マツピングテーブル１３０の該当仮想
ページに対応するエントリ１５０を書き換える。フラグ
１５１は実記（５２） 憶割り付は済みとし、プロセッサ識別子１５２は自己の
プロセッサ１０１ａを示すよう各換える（ステップ３５
６）。

一方、内容の書き出しを要求されたプロセッサ８１０１
ｂは、要求された仮想記憶の内容を共用外部記憶１０４
に書き出す（ステップ３５７）。

書き出したアドレスをマツピングテーブル１３０の該当
するエントリ１５０の共用外部記憶アドレス１５３に書
き込み、フラグ１５１を共用外部記憶中を示すように書
き換える（ステップ３５８）。

その後、書き出しの完了をプロセッサＡ１０１ａに通知
する（ステップ３５９）。

第４図は、ウィンドウ領域を通して共用仮想領域を参照
する場合の実施例である。プロセッサＡ　１０１　ａ、
プロセッサ８１０１ｂはそれぞれ固有の仮想記憶１１１
ａ、１ｌｌｂを有している。

これらのプロセッサ固有の仮想記憶を管理するため、実
記憶１０２ａ、１０２ｂ中に固有仮想記憶用のアドレス
変換テーブル４０１ａ、４０１ｂを保持している。その
各エントリの内容、意味は第（５３） ８図で説明したとおりである。

一方、共用仮想記憶１１０ａ、１１０ｂは第１図で説明
したとおり、同一の内容を保持しており、共用ＰＧＤＳ
１０６上の共用仮想記憶用アドレス変換テーブル４０２
で管理されている。ただし、本実施例では、プロセッサ
毎にアドレス変換テーブルが用意されているのではなく
、共通のものが一つあるだけである。すなわち、第２図
に示された２つのアドレス変換テーブルの内容２０４ａ
、２０４ｂのいずれかがアドレス変換テーブル４０２に
格納されている。

さて、ここでプロセッサＡ１０１ａの固有仮想記憶１１
１ａの任意のウィンドウページ４０３ａを通して、共用
仮想記憶１１０ａのある仮想ページ４０４ａを参照する
場合には、共用仮想記憶用のアドレス変換テーブル４０
２の参照しようとする仮想ページ４０４ａに対応するエ
ントリ４０５を、プロセッサＡの固有仮想記憶用のアド
レス変換テーブル４０１ａのウィンドウページ４０３ａ
に該当するエントリ４０７にコピーすれば良い。

（５４） これらの操作の後、ウィンドウページ４０３ａを参照す
れば、エントリ４０５ａのコピーであるエン１−リ４０
７が見え、これは、仮想ページ４０４ａに対応するエン
トリ４０５　ａが見えたことになるので、共用仮想記憶
の仮想ページ４０４ａがアクセスできる。

同様に、プロセッサＢの固有仮想記憶１　］−１ｂ中の
ウィンドウページ４０３ｂを通して共用仮想記憶１１０
ｂの仮想ページ４．０４．　ｂを参照するためには、共
用ＰＧＤＳ中のアドレス変換テーブルエン１〜す４０６
（仮想ページ４０４−　ｂに対応）をプロセッサＢの固
有仮想記憶用アドレス変換テーブル４０１ａのエントリ
４０８にコピーすれば良い。

上記のような場合、もし、ウィンドウページ４、０３　
ａと、ウィンドウページ４０３ｂの仮想アドレスが等し
い場合にも、共用仮想記憶の仮想ページ４０４ａ、４０
４ｂのアドレスが異なれば、異なる内容が参照できる。

次に、第４図のデータ構造を構築し、ウィンド（５５） つを使用した共用仮想記憶参照の手順の詳細を第５図の
フローを用いて説明する。

プロセッサＡの固有仮想記憶のある仮想ページ４０３ａ
をウィンドウとして共用仮想記憶１１０ａの仮想ページ
４０４ａを参照する場合のフローを第５図に示す。

まず、プロセッサＡ固有の仮想記憶をアドレス変換する
ためのアドレス変換テーブル４０１．　ａ中の、仮想ペ
ージ４０３ａをアドレス変換するためのエン１へり４０
７を求める（ステップ５０１）。

これは、仮想ページの相対ページアドレスとアドレス変
換テーブルの先頭のアドレスを用いて求めることができ
る。

欣に、アクセスの対象と成る共用仮想記憶の仮想ページ
４０４ａのアドレス変換テーブルエン１−り４０５を求
める（ステップ５０２）。求めた、エントリ４０５の内
容を先に求めたウィンドウページのエントリ４０７にコ
ピーする（ステップ（５６） となる。

ウィンドウの対応付けを解除する場合について第５図（
ｂ）に示す。この場合には、まず、ウィンドウに実記憶
が割り付けられているか否かをチエツクする（ステップ
５０４）。これは、ウィンドウ用のアドレス変換テーブ
ル４０１のエントリの無効フラグを調べることにより行
なう。もし、無効フラグがオフ（有効、実ページ割り付
は済み）である場合には、該当実ページを共用ＰＧＤＳ
１０６の共用外部ページに書き込み（コピーシ）、アド
レス変換テーブルエントリ４０７を（無効フラグをオン
からオフに）書き換える（ステップ５０５）。

その後、ウィンドウ用のアドレス変換テーブルエントリ
４０７の内容を、共用仮想ページ４０４．　ａに対応す
るアドレス変換テーブル４０２のエン１−り４０５をコ
ピーする（ステップ５０６）。

第６図は、共用ファイルの内容を共用仮想記憶に格納し
、共用ファイルへの入出力操作を削減する実施例である
。

共用ファイル６０１は共用外部記憶６０２中に（５７） 存在するデータセットである。共用ファイル６０２への
アクセスを高速化するために、ファイル６０２の内容を
共用仮想記憶１１０ａ、１１０ｂに格納（コピー）して
おく。このとき、１　］、　Ｏａと１１０ｂは同一の内
容を保持しているので、いずれか一方にのみ格納すれば
良い。共用仮想記憶に実体は、これまで説明したよう、
各プロセッサの実記憶１０２ａ、１０２ｂ、または、共
用外部記憶１０４上に設けた共用ＰＧＤＳ１０６上に配
置されている。従って、共用ファイル６０１に対するア
クセス要求が合った場合に、共用ファイル６０１を直接
アクセスする替わりに共用仮想記憶１１０をアクセスす
れば見掛は上の入出力時間が削減できる。

第７図は、共用ファイル６０１の内容を共用仮想記憶１
１０に格納して高速アクセスを行なう場合の処理フロー
である。

共用外部記憶上の共用ファイル６０１の内容を読み込ん
で共用仮想記憶１１０にコピーする（ステップ７０１）
。共用ファイル６０１に対して入出力命令を発行してそ
の内容を読み込む替わりに、（５８） 共用仮想記憶１１０を機械語命令を用いて直接アドレス
する（ステップ７０２）。

第７図（ｂ）は、部分常駐の場合である。

共用外部記憶上の共用ファイル６０１の内容の一部ある
いは全部を読み込んで共用仮想記憶１１０にコピーし、
どの部分をコピーしたかを記憶しておく　（ステップ７
０２）。該当共用ファイル６０１に対してアクセス要求
が合った場合には、要求された部分がステップ７０３で
コピーされた部分であるか否かを検索する（ステップ７
０４）。コピーされていなければ（ステップ７０５）。

共用ファイル６０１から要求された内容を読み込む（ス
テップ７０６）。その後、共用仮想記憶１１０に空きが
有れば読み込んだ内容を格納する（ステップ７０７）。

もし、要求された内容が既に共用仮想記憶１１０に格納
されていれば（ステップ７０５）格納されているデータ
を使用し、実際の入出力処理は行なわない。

以上の処理により、共用ファイル６０１の容量が共用仮
想記憶１１０の容量より大きな場合にも、（５９） 入出力を高速に行なうことができる。

以上の説明では、共用外部記憶に拡張記憶（ＥＳ）を使
用した場合を想定した。しかし、前述したように共用外
部記憶はプロセッサ間で共用された外部記憶装置であれ
ばその種類には関係しない。ただし、ＥＳのような高速
な記憶装置を使用した場合の方がその効果は大きくなる
。

〔発明の効果〕

以上説明したように、本発明によれば、ＬＣＭＰシステ
ムにおいて、共用の外部記憶装置（共用のＰＧＤＳ）上
に仮想記憶の内容とアドレス変換テーブルの内容とを格
納することによって、プロセッサ間共用の仮想記憶であ
る共用仮想記憶を実現することができるので、プロセッ
サ間のデータ共用９適信を容易に、かつ、高速に行なう
ことができるという効果がある。また、共用ページデー
タセットとして拡張記憶（ＥＳ）を使用すればその効果
はさらに大きなものとなるという効果がある。

さらに、構築した共用仮想記憶を共用ファイルのキャッ
シュとして使用することにより、共用フ（６０） アイルに対しても入出力の仮想化手法が適用でき。

入出力の高速化、オーバヘッドの削減が可能となるとい
う効果がある。

【図面の簡単な説明】

第１図は本発明の方法により共用仮想記憶を構築するた
めのマルチプロセッサシステムの機能構成を示すブロッ
ク図、第２図は共用仮想記憶を構築するための共用ペー
ジデータセットの実施例の詳細を示す構成図、第３図は
共用仮想記憶を実現するための手順を示すフローチャー
ト、第４図はウィンドウ領域を通じて共用仮想記憶を参
照する場合のシステムの機能構成を示すブロック図、第
５図は第４図の機能構成を構築し共用仮想記憶をウィン
ドウにより参照する手順を示すフローチャート、第６図
は共用ファイルの内容を共用仮想記憶に格納し共用ファ
イルに対する入出力操作を削減する仮想化方法の説明図
、第７図は第６図の共用仮想記憶を使用してプロセッサ
間共用ファイルに対する入出力を仮想かする手順を示す
フローチャート、第８図は従来の仮想記憶の実現方式の
説（６１） 四回、第９図は従来の疎結合マルチプロセッサシステム
（ＬＣＭＰ）の説明図、第１０図はプロセッサ間通信装
置（ｃＴＣＡ）によるプロセッサ間交信方式の説明図、
第１１図はプロセッサ間通信装置（ｃＴＣ：Ａ）を用い
たＬＣＭＰシステムにおける資源排他方式の説明図、第
１２図は本発明の方法により共用仮想記憶を構築するた
めのマルチプロセッサシステムの機能構成を示すブロッ
ク図、第１３図は共用仮想記憶を構築するためのマツピ
ングテーブルの実施例の詳細を示す構成図、第１４図は
共用仮想記憶を実現するための手順を示すフローチャー
ト、である。 １０１ａ・・・プロセッサＡ、１０１ｂ・・・プロセッ
サＢ、１０２ａ、ｂ＝−（固有の）実記憶、１０４　・
・・共用外部記憶装置、１０５ａ、ｂ・・・アドレス変
換テーブル、１０６・・・共用ページデータセット、１
０７　ａ　、　１０７　ｂ−・−ページデータセット、
１０８ａ。 １０８ｂ・・・アドレス変換テーブルの内容、１０９・
・・チャネル装置、１１０ａ、ｂ・・・共用仮想記憶、
１１．１ａ、ｂ・・・プロセッサ固有仮想記憶、１．１
２ａ。 （６２） １１２ｂ−（固有の）実ページ、１１３ａ、１１３ｂ・
・外部ページ、１１−４・・・共用外部ページ、１３０
・・・マツピングテーブル、１５０・・・マッピングテ
ーブルエントす、１５１・・・（媒体指定）フラグ、１
５２・・・プロセッサ識別子、１５３・・・外部記憶ア
ドレス、２０１・・・共用仮想記憶領域管理テーブル、
２０２・・・共用仮想記憶領域の名称エントリ、２０３
ａ　。 ２０３ｂ・・・アドレス変換テーブルの内容を格納して
いる共用ページデータセットのアドレス、２０４ａ　。 ｂ・・・共用仮想記憶用アドレス変換テーブルの内容、
２０５ａ、２０５ｂ・・・（実ページ割り当ての）無効
フラグ、２０６ａ・・・実ページアドレス、２０７ａ・
・外部ページアドレス、４０１　ａ　、　４０　ｌ　ｂ
　−（固有仮想記憶用）アドレス変換テーブル、４０２
・・共用仮想記憶用アドレス変換テーブル、４０３ａ。 ｂ・・・ウィンドウページ、４０４ａ、ｂ・・・仮想ペ
ージ（マツピング対象ページ）、４０５，４０６・仮想
ページ（ｃ０４ａ、４０４ｂ）に対応するエントリ、４
０７，４０８・・・エントリ　（ｃ０５゜４０６）のコ
ピー、６０１・・・共用ファイル。 （６３） 消 １４

Claims (1)

1. 【特許請求の範囲】 １、仮想記憶方式を採用し、外部記憶装置を共用するマ
   ルチプロセッサシステムにおいて、主記憶装置から追い
   出したページを前記共用外部記憶装置に書き込み、前記
   マルチプロセッサの内のいずれのプロセッサで前記追い
   出したページを必要とした場合にも、前記追い出したペ
   ージを前記共用外部記憶装置から読み込むことにより、
   前記プロセッサが前記追い出したページをアクセス可能
   とすることを特徴とする仮想記憶管理方法。 ２、前記共用外部記憶装置上に更に前記各プロセッサの
   仮想記憶を管理するためのマッピングテーブルの内容も
   書き出し、任意のプロセッサが自己のプロセッサが保持
   していないページへのアクセスを必要とした場合には、
   前記書き出された他のプロセッサのマッピングテーブル
   を前記共用外部記憶装置から読み込んで該必要なページ
   の前記共用外部記憶装置中の位置を知り、該ページをア
   クセスすることを特徴とする請求項１記載の仮想記憶管
   理方法。 ３、前記共用外部記憶装置上に更に前記各プロセッサの
   仮想記憶を管理するためのマッピングテーブルの内容も
   書き出し、任意のプロセッサが自己のプロセッサが保持
   していないページへのアクセスを必要とした場合には、
   前記書き出された他のプロセッサのマッピングテーブル
   を前記共用外部記憶装置から読み込んで前記他のプロセ
   ッサの前記必要なページの使用状況を調べ、前記他のプ
   ロセッサが前記必要なページを使用している場合には、
   （ａ）前記他のプロセッサに前記必要なページを前記共
   用外部記憶装置に書き出すことを要求し、前記他のプロ
   セッサが書き出し処理を完了するまで待つステップと、 （ｂ）書き出しを要求された前記他のプロセッサは、前
   記必要なページを前記共用外部記憶装置に書きした後、
   書き出しの完了を前記書き出しを要求したプロセッサに
   通知するステップと、 （ｃ）前記書き出し完了通知を受け取った前記書き出し
   を要求したプロセッサは、前記書き出された必要なペー
   ジを前記共用外部記憶装置から読み込むことによりアク
   セスするステップと、 を有することを特徴とする請求項１または２記載の仮想
   記憶管理方法。 ４、前記共用外部記憶装置上に更に仮想記憶ページの内
   容がどこに格納されているかを示すマッピングテーブル
   の内容も書き出し、任意のプロセッサが自己のプロセッ
   サが保持していないページへのアクセスを必要とした場
   合には、前記書き出されたマッピングテーブルを前記共
   用外部記憶装置から読み込んで該必要なページの前記共
   用外部記憶装置中の位置を知り、該ページをアクセスす
   ることを特徴とする請求項１記載の仮想記憶管理方法。 ５、前記共用外部記憶装置上に更に仮想記憶ページの内
   容がどこに格納されているかを示すマッピングテーブル
   の内容も書き出し、任意のプロセッサが自己のプロセッ
   サが保持していないページへのアクセスを必要とした場
   合には、前記書き出された他のプロセッサのマッピング
   テーブルを前記共用外部記憶装置から読み込んで前記他
   のプロセッサの前記必要なページの使用状況を調べ、前
   記マルチプロセッサの内の他のプロセッサが前記必要な
   ページを使用している場合には、 （ａ）前記他のプロセッサに前記必要なページを前記共
   用外部記憶装置に書き出すことを要求し、前記他のプロ
   セッサが書き出し処理を完了するまで待つステップと、 （ｂ）書き出しを要求された前記他のプロセッサは、前
   記必要なページを前記共用外部記憶装置に書きした後、
   書き出しの完了を前記書き出しを要求したプロセッサに
   通知するステップと、 （ｃ）前記書き出し完了通知を受け取った前記書き出し
   を要求したプロセッサは、前記書き出された必要なペー
   ジを前記共用外部記憶装置から読み込むことによりアク
   セスするステップと、 を有することを特徴とする請求項１または５記載の仮想
   記憶管理方法。 ６、仮想記憶方式を採用し、外部記憶装置を共用したマ
   ルチプロセッサシステムにおいて、前記共用外部記憶装
   置上にページデータセットを割り付けて、少なくとも一
   部の仮想記憶の内容を該共用ページデータセットに格納
   し、前記マルチプロセッサのいずれのプロセッサが該仮
   想記憶をアクセスしてページフォールトを起こした場合
   にも、前記共用ページデータセットから前記仮想記憶の
   内容を読み込むことを特徴とする仮想記憶管理方法。 ７、前記共用ページデータセット上に更に前記各プロセ
   ッサの前記共用仮想記憶に対するアドレス変換テーブル
   の内容を格納し、任意のプロセッサが該共用仮想記憶を
   アクセスしてページフォールトを起こした場合には、他
   のプロセッサのアドレス変換テーブルの内容を前記共用
   ページデータセットから読み込んで、該他のプロセッサ
   の該共用仮想記憶の使用状況を調べて、自プロセッサの
   該仮想記憶に対する実記憶割付け方法を決定することを
   特徴とする請求項１または６記載の仮想記憶管理方法。 ８、（ａ）前記共用仮想記憶に対する各プロセッサのア
   ドレス変換テーブルの内容を前記共用ページデータセッ
   トに格納するステップと、 （ｂ）前記共用仮想記憶へのアクセス時にページフオー
   ルトが発生した場合には、前記共用ページデータセット
   内に格納された他のプロセッサのアドレス変換テーブル
   を読み出すステップと、 （ｃ）該読み出したアドレス変換テーブルの内容を検索
   して、前記ページフォールトを起こした共用仮想記憶の
   領域に対して他のプロセッサが既に実記憶を割り付けて
   いるか否かを判定するステップと、 （ｄ）他プロセッサが既に実記憶を割り付けている場合
   には、該他のプロセッサに該当実記憶の内容を前記共用
   ページデータセットに書き戻して該実記憶を開放するこ
   とを要求するステップと、 （ｅ）通知を受けた前記他プロセッサは、前記共用仮想
   記憶割り付けていた前記実記憶の内容を前記共用ページ
   データセットに書き出して該実記憶を開放し、さらに前
   記共用仮想記憶のアドレス変換テーブルも前記共用ペー
   ジデータセットに書き出し、その後、書き出し処理を完
   了したことを要求元のプロセッサに通知するステップと
   、 （ｆ）完了通知を受け取った前記要求元のプロセッサは
   書き戻された前記実記憶の内容を前記共用ページデータ
   セットから読み取り、ページフオールトを起こした共用
   仮想記憶 の内容とするステップ、 とを有することを特徴とする請求項２、４または１記載
   の仮想記憶管理方法。 ９、（ａ）固有仮想領域の一部であるウィンドウ領域を
   前記共用仮想記憶の任意の一部とマッピングすることを
   指示するステップと、 （ｂ）前記マッピング指示があった場合に、前記共用ペ
   ージデータセットに格納されている共用仮想記憶領域の
   アドレス変換テーブルの該当するエントリを前記ウィン
   ドウ領域のアドレス変換テーブルの該当するエントリに
   複写するステップと、 （ｃ）前記共用仮想記憶の使用を終了した際に、前記マ
   ッピングを終了することを指示するステップと、 （ｄ）マッピング終了指示があった場合に、前記ウィン
   ドウ領域のアドレス変換テーブルの該当するエントリを
   前記共用ページデータセット中の前記共用仮想記憶のア
   ドレス変換テーブルの該当するエントリに複写するステ
   ップ、 とを有し、ウィンドウ領域を通してプロセッサ間で仮想
   記憶を共用することを特徴とする請求項２、４または７
   記載の仮想記憶管理方法。 １０、（ａ）ウィンドウ領域を前記共用仮想記憶の一部
   にマッピングする際、前記共用仮想記憶のアドレス変換
   テーブルの該当するエントリに、該当領域が既にマッピ
   ングされていることを示すフラグをセットするステップ
   と、 （ｂ）マッピング要求があった場合に、前記マッピング
   フラグを検査し、既にマッピングされていれば該マッピ
   ングが解除されるまで前記マッピング要求の実行を待た
   せるステップ、 とを有することを特徴とする請求項９記載の仮想記憶管
   理方法。 １１、（ａ）共用外部記憶装置上のファイルの内容の一
   部または全部を前記共用仮想記憶に格納するステップと
   、 （ｂ）前記ファイルに対して入出力要求が発行された場
   合には、入出力操作を実行する前に前記ファイルの要求
   される部分が前記共用仮想記憶装置に格納されているか
   否かを検索するステップと、 （ｃ）格納されている場合にはその内容を取り出すステ
   ップと、 を有し、共用外部記憶上のファイルに対しても、入出力
   を高速化することを特徴とする請求項１から１０のいず
   れか１記載の仮想記憶管理方法。 １２、共用外部記憶装置上のファイルの内容を全て前記
   共用仮想記憶に格納するステップを有し、前記ファイル
   へのアクセスを前記共用仮想記憶の機械語命令による参
   照に置き換えることを特徴とする請求項１から１０のい
   ずれか１記載の仮想記憶管理方法。 １３、共用外部記憶装置に、電子式の記憶装置であって
   、データ転送を転送命令に同期して実行することのでき
   る拡張記憶装置（ＥＳ）を使用することを特徴とする請
   求項１から１０のいずれか１記載の仮想記憶管理方法。