JPH03254216A - Ｖｃｏ回路の同期時間短縮方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 外部からの入力クロックに同期して内部クロックを制御
するＶＣＯ回路に関し、 外部クロックの入力に対する内部クロックの同期時間を
短縮することを目的とし、 外部クロックと内部クロックの位相差を検出する位相差
検出部と、該検出された位相差を電圧に変換して発振周
波数を制御する制御部と、該検出された位相差“０”を
検出する同期検出部と、該同期検出部よりの検出信号に
より同期時の制御部の制御電圧を記憶する制御電圧記憶
部と、該同期検出部よりの同期検出信号を遅延する遅延
部と、発振周波数制御電圧を一定周期で最小から最大ま
で変動させる変動制御部と、該変動制御部からの信号と
前記制御部からの信号を該遅延部からの制御信号により
切り替える制御方法選択部と、該制御方法選択部からの
ディジタル信号をアナログ信号に変換するＤ／Ａ変換部
と、該Ｄ／Ａ変換部からの出力信号を入力して発振周波
数を制御するＶＣＯ回路と、該ＶＣＯ回路からの発振周
波数を分周して前記位相差検出部に入力する分周器を有
し、前記制御部からの制御電圧を同期検出部が位相差“
０”を検出した時から遅延部による遅延時間後に位相同
期発振器に送出するように構成する。

〔産業上の利用分野〕

本発明は、外部からの入力クロックに同期して内部クロ
ックを制御するＶＣＯ回路の同期時間短縮方法に関する
。

外部クロックの周波数変動によって同期がはずれた場合
やクロック断の状態からクロックが入力された場合にお
いて、より短い時間でＶＣＯクロックを外部クロックに
同期させる必要がある。

ＶＣＯとは電圧制御型発振器であり、入力電圧に対して
出力周波数が変化する素子で、水晶発振器の固定周波数
変動を付加電圧により制御する発振器である。

第５図にＶＣＯの周波数特性の一例を示す。図において
、縦軸は発振周波数、横軸は入力制御電圧を示し、周波
数の誤差変動を入力制御電圧により調整する際の特性図
を示す。発振周波数ｆ０を送出するためには入力制御電
圧Ｖ０が必要であるが、入力制御電圧をＶＺ〜Ｖ、に調
整することにより周波数をｆＯ±Δｆまで可変にするこ
とが出来る。即ち周波数を可変範囲内で高くするために
は制御電圧を大きくする必要があり、逆に周波数を可変
範囲内で低くするためには制御電圧を小さくしなければ
ならない。

〔従来の技術〕

従来のｖＣＯ回路の位相差検出方式のブロック構成国を
第６図に示す。図において、１１はＶＣＯ回路、１２は
分周回路、１３は位相差検出回路、１４は制御回路を示
す。

本回路は外部からのクロックｆ１に対して、内部で使用
するクロックｆ３の周波数を同期化するための回路であ
る。■ＣＯ回路１１は電圧制御型発振器であり、入力電
圧に対して出力周波数が変化する素子である０分周回路
１２は外部からのクロックｆＩと内部で使用するクロッ
クｆ、から、外部からのクロックｈと同一周波数ｆ８を
作成するための分周回路である０例えば内部クロックと
して１０ＭＨｚを使用しており、外部からはＩ　ＭＨｚ
が入力される場合このＩ　ＭＨｚに同期した１０ＭＨｚ
が必要な場合は、分周回路１２にて１０ＭＨｚを１／１
０分周し、Ｉ　ＭＨｚを作成して、この２つの周波数の
位相差を検出する。

位相差検出回路１３は同一周波数であるクロックｆ＋と
クロックｆｔとの位相差を検出して、その位相ずれを検
出する回路である。この回路は安定化するまではｆｌと
ｆ２は微小ながら周波数がずれており、この差が位相ず
れとして検出される。制御回路１４は上記位相差検出回
路で検出された信号をＶＣＯ回路１１を制御するための
直流に変換するためのものであり、逐次変化する信号を
平滑化する機能を持っている。この平滑化された直流信
号がＶＣＯ回路１１の入力となり、位相がずれていれば
それを補正するように出力周波数が制御され、位相差検
出回路１３による位相ずれが“０”になるような状態で
安定する。

〔発明が解決しようとする課題〕

ここで、ｖＣＯ回路１１を安定に動作させるためには、
この制御回路１４の時定数を大きくする必要がある。こ
のため、初めに外部クロックｆ、かない状態では位相差
検出回路１３の入力としてはｒｚｌ、かないため、ｖＣ
Ｏ回路１１が制御できる最大値、あるいは最小値にとど
まってしまう。そのため、出力周波数は大幅にずれた状
態となっている。従って、外部クロックｆ、かない状態
からｆｌが入力されたとき、位相差検出回路１３の出力
は制御回路１４に時定数があるため、ＶＣＯ回路１１を
制御するまでに時間がかかる。且つ、初めはＶＣＯ回路
１１の出力が最大値までずれているため、ｆ、に合うま
でに更に時間がかかるという問題がある。

第７図に外部クロックがない状態から入力されたときの
ＶＣＯの制御特性図を示す。図において、ｖｏは回路が
安定したときのＶＣＯの入力電圧、ｖｌは外部クロック
がないときのＶＣＯの入力電圧を示す。図のようにクロ
ックが入力されてから安定するまでにｔｌという時間が
かかる。

本発明では外部クロックがない状態から入力されたとき
、如何にして高速に安定状態にｖＣＯを制御させるかを
目的としている。

〔課題を解決するための手段〕

本発明の原理構成図を第１図に示す。図において、１は
外部クロックと内部クロックの位相差を検出する位相差
検出部、２は該検出された位相差を電圧に変換して発振
周波数を制御する制御部、３は該検出された位相差“０
”を検出する同期検出部、４は該同期検出部よりの検出
信号により同期時の制御部の制御電圧を記憶する制？ｉ
ａｔ圧記憶部、５は該同期検出部よりの同期検出信号を
遅延する遅延部、６は発振周波数制？１１電圧を一定周
期で最小から最大まで変動させる変動制御部、７は該変
動制御部からの信号と前記制御部からの信号を該遅延部
からの制御信号により切り替える制御方法選択部、８は
該制御方法選択部からのディジタル信号をアナログ信号
に変換するＤ／Ａ変換部、９は該Ｄ／Ａ変換部からの出
力信号を入力して発振周波数を制御するＶＣＯ回路、１
０は該ＶＣＯ回路からの発振周波数を分周して前記位相
差検出部に入力する分周器を示す。

前記制御部２からの制御電圧を同期検出部３が位相差“
０”を検出した時から遅延部５による遅延時間後にＶＣ
Ｏ回路９に送出するように構成する。

本発明では外部クロックがない状態から入力されたとき
、如何にして高速に安定状態に制御させるかを特徴とし
ている。そのため、 （１）外部クロックがないときにＶＣＯ回路９の出力が
最大値で固定していることによる安定時間を短くするた
め、外部クロックがない状態のときＶＣＯ出力を固定と
させず、変動制御部６により常に最大、最小時間を繰り
返し変動させておく。こうすることにより、従来では制
御回路に制御時定数があるため、位相差検出回路の出力
をゼロとするために時間がかかっていたが、本発明では
ＶＣＯの出力が常に変動しているので、位相差をゼロと
するためのＶＣＯ制御電圧を即座に検出することができ
る。

（２）位相差検出回路がゼロになるまではｖＣ○回路９
にはその結果（位相差検出部１で検出した制御電圧）を
印加しないで、そのときの電圧値を記憶しておき、位相
が一致したときに初めて記憶した制御電圧を印加する。

以上（１）と（２）の手段により、制御過程でＶＣＯの
出力がｎ渡的に逆にずれるような方向に制御することが
なくなり、短時間で安定化させることができる。

〔作用〕

本発明の制御フローチャートを第２図に示す。

図において、外部クロックをｆｌとし、分周された内部
クロックをｆ２とし、ｆ、＝ｆ、のときの制？ｉ０ｉ！
圧をＶｏとする。

■　変動制御部６によりＶＣＯ制御電圧を最大値から最
小値に周期的に変動させる制御を選択する。

■　位相差検出部１において外部クロックｆ１と内部ク
ロックｆｔとの位相差を検出する。

■　同期検出部３によりｆ、とｆ、が同期しているかど
うかをチエツクし、同期していなければ同期するまで■
〜■の動作を繰り返す。

■　同期検出部３によりｆ、とｆ２との同期を検出すれ
ば、ｆ、＃ｆ！のときの制御電圧ｖ０を制御電圧記憶部
４に記憶しておく。

■　制御部５において位相差検出制御のＶＣＯ制御電圧
をｖｏに設定する。

■　位相差検出部ｌにおいて外部クロックｆ、と内部ク
ロックｆ２との位相差のズレを検出すると、制御方法選
択部７によりｖｃｏＩＪ？１ｌｉｉｔ圧ｖ０を選択。

■　位相差検出部１において外部クロックｆ１が断にな
れば再び位相差検出を行い、同期検出を行うまで上記動
作を繰り返す。

■　位相同期を検出すれば再びＶＣＯ制御電圧ｖ０を選
択して次の位相差検出を準備する。

（実施例） 本発明の実施例のブロック構成国を第３図に示す。図に
おいて、第１図の原理図と同一番号は同一回路部を示す
が、ａは変動制御部６からの出力信号、ｂは制御部２か
らの出力信号、Ｃは制御方法選択部７からの出力信号、
ｄはＤ／Ａ変換部８からの出力信号、ｅは遅延部５から
の選択信号を示す。なおｆ、は外部クロック信号、ｆ、
は内部クロック信号、Ｖ、はｆｌ　’ｉ　ｈのときのＶ
ＣＯ制御電圧を示す。

本発明の実施例のＶＣＯ制御特性を第４図に示す。図に
おいて、横軸は制御時間を示し、縦軸は■ＣＯ制御電圧
を示す。第３図と第４図により実施例の動作原理を説明
する。

（１）先ず外部クロックが断のとき、同期がはずれてい
るため遅延部５からのｅの信号により、制御方法選択部
７のの選択は変動制御部６からの信号ａを選択している
。これによりＶＣＯ回路９は最大ｗａｘ〜最小ｗｉｎの
制御電圧を周期的（ｔｉ待時間に繰り返し変化している
。

（２）　　この状態のとき外部入力信号ｆ１が入力され
ると位相差検出部１により２つの信号ｆ、とｆ２の位相
差が検出され、この検出出力を同期検出部２で監視して
いる。

（３）　　ここで位相差が最も小さくなることにより同
期検出部２が同期確立であると判断し、制御電圧記憶部
４により制御方法選択部７の出力Ｃをディジタル信号で
記憶する。

（４）　　この記憶した電圧は制御部５に入力されると
同時に同期検出部２の出力を遅延部５によりｔ２時間遅
延させ、選択信号ｅにより制御方法選択部７は制御部２
からの信号すを選択する。

（５）　　これにより制御部２の制御電圧すがｃ、ｄを
経由してＶＣＯ回路９に印加され、■ＣＯ出力が外部信
号ｆＩと同一の位相となる。

（６）次にある状態から入力信号がなくなると同期検出
部３は同期外れとなり、制御方法選択部７を制御変動部
６からの信号ａを選択するように切り替え、制御変動部
６の信号によりＶＣＯ出力は最大値と最小値とを繰り返
す。

第４図の制御特性において、ｔ５時間は回路が正常に動
作及び検出可能なできるだけ速い周期とし、ｔ３時間は
同期が確立して制御電圧が記憶し、ＶＣＯに制御可能な
時間に設定する。

〔発明の効果〕

位相差検出方式によるｖＣＯ回路において、ＶＣＯｆＩ
ｉＩ］ＩＩ電圧を一定周期で最小値から最大値まで変動
させる制御部を設けることにより、周波数が安定するた
めの■ＣＯ制御電圧を即座に検出することができ、また
このときの電圧値を記憶することにより、周波数変動に
よって同期が外れた場合や外部クロックが断状態から入
力された場合において、同期するまでの時間を短縮する
ことが可能になる。

【図面の簡単な説明】

第１図は本発明の原理構成図、第２図は本発明の制御フ
ローチャート、第３図は実施例のブロンク構成図、第４
図は実施例の制御特性図、第５図はＶＣＯ周波数特性図
、第６図は従来例のブロック構成国、第７図は従来例の
制御特性図を示す。 図において、１．１３は位相差検出部、２，１４は制御
部、３は同期検出部、４は制御電圧記憶部、５は遅延部
、６は変動制御部、７は制御方法選択部、８はＤ／Ａ変
換部、９，１１はＶＣＯ回路、１０゜１２は分周器を示
す。 第 １ 図 ２ 実施例のブロック構成国 第３図 ０ 本発明のｌ１ｒＩｌフローチヤート 第 図 第 図 ＶＣＯの周波数特性図 第５図

Claims (1)

1. 【特許請求の範囲】 外部からの入力クロックに同期して内部クロックを制御
   するＶＣＯ回路において、 外部クロックと内部クロックの位相差を検出する位相差
   検出部（１）と、該検出された位相差を電圧に変換して
   発振周波数を制御する制御部（２）と、該検出された位
   相差“０”を検出する同期検出部（３）と、該同期検出
   部よりの検出信号により同期時の制御部の制御電圧を記
   憶する制御電圧記憶部（４）と、該同期検出部よりの同
   期検出信号を遅延する遅延部（５）と、発振周波数制御
   電圧を一定周期で最小から最大まで変動させる変動制御
   部（６）と、該変動制御部からの信号と前記制御部から
   の信号を該遅延部からの制御信号により切り替える制御
   方法選択部（７）と、該制御方法選択部からのディジタ
   ル信号をアナログ信号に変換するＤ／Ａ変換部と、該Ｄ
   ／Ａ変換部からの出力信号を入力して発振周波数を制御
   するＶＣＯ回路（９）と、該ＶＣＯ回路からの発振周波
   数を分周して前記位相差検出部に入力する分周器（１０
   ）を有し、 前記制御部（２）からの制御電圧を同期検出部（３）が
   位相差“０”を検出した時から遅延部（５）による遅延
   時間後にＶＣＯ回路（９）に送出することを特徴とする
   ＶＣＯ回路における同期時間短縮方法。