JPH0324808A - デジタル信号減衰器 - Google Patents
デジタル信号減衰器Info
- Publication number
- JPH0324808A JPH0324808A JP15927889A JP15927889A JPH0324808A JP H0324808 A JPH0324808 A JP H0324808A JP 15927889 A JP15927889 A JP 15927889A JP 15927889 A JP15927889 A JP 15927889A JP H0324808 A JPH0324808 A JP H0324808A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bits
- bit
- data length
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 abstract description 3
- 230000000593 degrading effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000013016 damping Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はオーディオデープレコーダなどに適用されるデ
ジタル信号減衰器に関するものである．従来の技術 近年デジタル信号処理をマイクロコンピュータを用いて
行うことが増えてきているが、デジタル信号処理をリア
ルタイムで行う場合、一標本点に関する処理はサンプリ
ング時間間隔以下でなければならないという制約がある
． 以下、従来の上記デジタル信号減衰器の一例を図面に基
づいて説明する． 第３図および第４図は従来のデジタル信号減衰器の横成
図およびデータ処理のフローチャート図である． アナログーデジタル変換器（以下、ＡＤ変換器と称す）
１に入力されたアナログ信号は、データ長８ビットのデ
ジタルデータに変換されマイクロコンピュータ２に入力
される．マイクロコンピュータ２は、データ長８ビット
のデジタルデータの、ビットシフト演算機能と加算機能
を有しており、入力されたデータを後述するように所望
する減衰量にデータ処理してデジタルーアナログ変換器
（以下、ＤＡ変換器と称す〉３に出力する，ＤＡ変換器
３では入力されたデジタルデータをアナログ信号に変換
し出力する． 次にマイクｎコンピュータ２におけるデータ処理につい
て、最大の減衰量を１／１６とし、入力したデータの７
／８を求める場合を例にして第４図にしたがって説明す
る．７／８＝１／２＋１／４＋１／８であるので右辺の
各項を１６ビットのデータ長でビットシフトすることに
よって得、これらの項を加算することによって算出する
．まずステップ５０では、ＡＤ変換器１の出力を入力デ
ータとして読みとる．次にステップ５１では、演算の精
度を上げるためにデータ長の拡張を行い、入力データの
下位データを用意しＯを代入する．次にステップ５２で
は、入力データをＬＳＢ方向に１ビットシフトしレジス
タＡ１に格納する。次にステップ５３では、ステップ５
１で用意した下位データをＬＳＢ方向に１ビットシフト
し、かつステップ５２で行ったビットシフトで生じたキ
ャリがあれば下位データのＭＳＢに入れレジスタＡ２に
格納する．次にステップ５４では、ステップ５２で得た
入力データをＬＳＢ方向に１ビットシフトしレジスタＢ
１に格納する．次にステップ５５では、ステップ５３で
得た下位データをＬＳＢ方向に１ビットシフトし、かつ
ステップ５４で行ったビットシフトで生じたキャリがあ
れば下位データのＭＳＢに入れレジスタＢ２に格納する
．次にステップ５６では、ステップ５４で得た入カデー
タをＬＳＢ方向に１ビットシフトしレジスタＣ１に格納
する。次にステップ５７は、スデップ５５で得た下位デ
ータをＬＳＢ方向に１ビットシフトし、かつステップ５
６で行ったビットシフトで生じたキャリがあれば下位デ
ータのＭＳＢに入れレジスタＣ２に格納する．次にステ
・ｙプ５８では、レジスタＡ２、レジステＢ２、および
レジスタＣ２の下位データの内容を加算する．次にステ
ップ５９では、レジスタＡ１、レジスタＢｌ、およびレ
ジスタＣＩの入力データの内容とステップ５８の計算で
生じた緑上がりも含めて加算する．最後にステップ６０
ではステップ５９で得た入力データを出力する． 発明が解決しようとする課題 しかしながら上記のような従来の梢成では、演算の精度
を上げるためにデータ長を拡張し、下位データも含めて
計算を行わねばならない．マイクロコンピュータ２にお
いて基本データ長を越えるビットシフト処理、および加
算処理は命令ステップ数が増加し処理に時間がかかる．
したがって、入力するデータをリアルタイムで処理する
場合には、サンプリング周波数がマイクロコンピュータ
２におけるデータ処理時間によって制限されるために、
デジタル減衰器に入力する周波数を低く制限しなければ
ならないという問題を有していた．本発明は上記問題を
解決するものであり、演算の精度を落とすことなく処理
速度を向上することができ、入力する周波数を高くする
ことのできるデジタル信号減衰器を提供することを目的
とするものである． 課題を解決するための手段 上記問題を解決するため本発明のデジタル信号減衰器は
、入力されたアナログ信号をデータ長ｐビットのデジタ
ルデータに変換するＡＤ変換手段と、上記ＡＤ変換手段
の出力するデータ長Ｐビットのデジタルデータを最大ｑ
ビット、ＬＳＢ方向にビットシフトし、このビットシフ
トしたデータをデータ長ｐビットで加算し、上記データ
長ｐビットのデータの下位ｑビットと所望する減衰Ｍｒ
／２’ （２＠−１≧ｒ≧１，ｐ＞ｑ）とに対応する
補正データを加算することによって所望の’ＪＡＲ量の
データ長ｐビットのデジタルデータに変換する演算変換
手段と、上記演算変換手段の出力するデータ長ｐビット
のデジタルデータをアナログｆヨ号に変換するＤＡ２換
手段とを備えたものである．作用 上記構成により、演算変換手段で、データ長ｐビットの
デジタルデータを最大ｑビット、ＬＳＢ方向にビットシ
フトし、ビットシフトしたデータをデータ長ｐビットで
加算し、データ長Ｐビットのデータと所望する減衰Ｊｉ
ｒ／２’（２’ １≧ｒ≧１，ｐ＞ｑ）とに対応する
補正データを加算することによって、データ長を拡張す
ることなく元のデータ長ｐビットですべてのデータ処理
が行われ、所望の′ＩＡ衰量のデジタルデータが得られ
る．よって、データ長における最大の演算精度で、かつ
処理時間を短くすることができ、デジタル信号減衰器に
入力する周波数を上げることができる．実施例 以下、本発明の一実施例を図面に基づいて説明する。
ジタル信号減衰器に関するものである．従来の技術 近年デジタル信号処理をマイクロコンピュータを用いて
行うことが増えてきているが、デジタル信号処理をリア
ルタイムで行う場合、一標本点に関する処理はサンプリ
ング時間間隔以下でなければならないという制約がある
． 以下、従来の上記デジタル信号減衰器の一例を図面に基
づいて説明する． 第３図および第４図は従来のデジタル信号減衰器の横成
図およびデータ処理のフローチャート図である． アナログーデジタル変換器（以下、ＡＤ変換器と称す）
１に入力されたアナログ信号は、データ長８ビットのデ
ジタルデータに変換されマイクロコンピュータ２に入力
される．マイクロコンピュータ２は、データ長８ビット
のデジタルデータの、ビットシフト演算機能と加算機能
を有しており、入力されたデータを後述するように所望
する減衰量にデータ処理してデジタルーアナログ変換器
（以下、ＤＡ変換器と称す〉３に出力する，ＤＡ変換器
３では入力されたデジタルデータをアナログ信号に変換
し出力する． 次にマイクｎコンピュータ２におけるデータ処理につい
て、最大の減衰量を１／１６とし、入力したデータの７
／８を求める場合を例にして第４図にしたがって説明す
る．７／８＝１／２＋１／４＋１／８であるので右辺の
各項を１６ビットのデータ長でビットシフトすることに
よって得、これらの項を加算することによって算出する
．まずステップ５０では、ＡＤ変換器１の出力を入力デ
ータとして読みとる．次にステップ５１では、演算の精
度を上げるためにデータ長の拡張を行い、入力データの
下位データを用意しＯを代入する．次にステップ５２で
は、入力データをＬＳＢ方向に１ビットシフトしレジス
タＡ１に格納する。次にステップ５３では、ステップ５
１で用意した下位データをＬＳＢ方向に１ビットシフト
し、かつステップ５２で行ったビットシフトで生じたキ
ャリがあれば下位データのＭＳＢに入れレジスタＡ２に
格納する．次にステップ５４では、ステップ５２で得た
入力データをＬＳＢ方向に１ビットシフトしレジスタＢ
１に格納する．次にステップ５５では、ステップ５３で
得た下位データをＬＳＢ方向に１ビットシフトし、かつ
ステップ５４で行ったビットシフトで生じたキャリがあ
れば下位データのＭＳＢに入れレジスタＢ２に格納する
．次にステップ５６では、ステップ５４で得た入カデー
タをＬＳＢ方向に１ビットシフトしレジスタＣ１に格納
する。次にステップ５７は、スデップ５５で得た下位デ
ータをＬＳＢ方向に１ビットシフトし、かつステップ５
６で行ったビットシフトで生じたキャリがあれば下位デ
ータのＭＳＢに入れレジスタＣ２に格納する．次にステ
・ｙプ５８では、レジスタＡ２、レジステＢ２、および
レジスタＣ２の下位データの内容を加算する．次にステ
ップ５９では、レジスタＡ１、レジスタＢｌ、およびレ
ジスタＣＩの入力データの内容とステップ５８の計算で
生じた緑上がりも含めて加算する．最後にステップ６０
ではステップ５９で得た入力データを出力する． 発明が解決しようとする課題 しかしながら上記のような従来の梢成では、演算の精度
を上げるためにデータ長を拡張し、下位データも含めて
計算を行わねばならない．マイクロコンピュータ２にお
いて基本データ長を越えるビットシフト処理、および加
算処理は命令ステップ数が増加し処理に時間がかかる．
したがって、入力するデータをリアルタイムで処理する
場合には、サンプリング周波数がマイクロコンピュータ
２におけるデータ処理時間によって制限されるために、
デジタル減衰器に入力する周波数を低く制限しなければ
ならないという問題を有していた．本発明は上記問題を
解決するものであり、演算の精度を落とすことなく処理
速度を向上することができ、入力する周波数を高くする
ことのできるデジタル信号減衰器を提供することを目的
とするものである． 課題を解決するための手段 上記問題を解決するため本発明のデジタル信号減衰器は
、入力されたアナログ信号をデータ長ｐビットのデジタ
ルデータに変換するＡＤ変換手段と、上記ＡＤ変換手段
の出力するデータ長Ｐビットのデジタルデータを最大ｑ
ビット、ＬＳＢ方向にビットシフトし、このビットシフ
トしたデータをデータ長ｐビットで加算し、上記データ
長ｐビットのデータの下位ｑビットと所望する減衰Ｍｒ
／２’ （２＠−１≧ｒ≧１，ｐ＞ｑ）とに対応する
補正データを加算することによって所望の’ＪＡＲ量の
データ長ｐビットのデジタルデータに変換する演算変換
手段と、上記演算変換手段の出力するデータ長ｐビット
のデジタルデータをアナログｆヨ号に変換するＤＡ２換
手段とを備えたものである．作用 上記構成により、演算変換手段で、データ長ｐビットの
デジタルデータを最大ｑビット、ＬＳＢ方向にビットシ
フトし、ビットシフトしたデータをデータ長ｐビットで
加算し、データ長Ｐビットのデータと所望する減衰Ｊｉ
ｒ／２’（２’ １≧ｒ≧１，ｐ＞ｑ）とに対応する
補正データを加算することによって、データ長を拡張す
ることなく元のデータ長ｐビットですべてのデータ処理
が行われ、所望の′ＩＡ衰量のデジタルデータが得られ
る．よって、データ長における最大の演算精度で、かつ
処理時間を短くすることができ、デジタル信号減衰器に
入力する周波数を上げることができる．実施例 以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例を示すデジタル信号減衰器の
構成図、第２図は第１図のマイクロコンピュータにおけ
るデータ処理を示すフローチャート図、表１は第２図の
データ処理で用いる補正データのテーブルである． ＡＤ変換器１１は入力されたアナログ信号を、データ長
ｐビットのデジタルデータに変換し、マイクロコンピュ
ータ１２に出力する．マイクロコンピュータ１２はデー
タ長ｐビットのデジタルデータの、ビット演Ｘ機能と加
算機能を有し、データ長ｐビットのデータの下位ｑビッ
トと所望する減衰量ｒ／２’ （２＠−１≧ｒ≧１，
ｐ＞ｑ）により一意に対応ずる補正データを有しており
、ＡＤ変換器１１から入力されたデータ長ｐビットのデ
ジタルデータを後述するように、所望する減衰量にデー
タ処理してＤＡ変換器１３に出力する．ＤＡ変換器１３
では入力されたデータｌ＋ｐビットのデジタルデータを
アナログ信号に変換し出力する。
構成図、第２図は第１図のマイクロコンピュータにおけ
るデータ処理を示すフローチャート図、表１は第２図の
データ処理で用いる補正データのテーブルである． ＡＤ変換器１１は入力されたアナログ信号を、データ長
ｐビットのデジタルデータに変換し、マイクロコンピュ
ータ１２に出力する．マイクロコンピュータ１２はデー
タ長ｐビットのデジタルデータの、ビット演Ｘ機能と加
算機能を有し、データ長ｐビットのデータの下位ｑビッ
トと所望する減衰量ｒ／２’ （２＠−１≧ｒ≧１，
ｐ＞ｑ）により一意に対応ずる補正データを有しており
、ＡＤ変換器１１から入力されたデータ長ｐビットのデ
ジタルデータを後述するように、所望する減衰量にデー
タ処理してＤＡ変換器１３に出力する．ＤＡ変換器１３
では入力されたデータｌ＋ｐビットのデジタルデータを
アナログ信号に変換し出力する。
次にマイクロコンピュータ１２におけるデータ処理につ
いて、ｐ＝８＋ ｑ＝４，ｒ＝１４とした場合、すなわ
ち最大の減衰量を１／１６とし、入力したデータの７／
８を求める場合を例にして第２図にしたがって説明する
，７／８＝１／２＋１／４＋１／８であるので右辺の各
項を８ビットのデータ長でビットシフトすることによっ
て得、これらの項を加算することによって算出する． まずステップ２０では、ＡＤ変換器１１の出力を入力デ
ータとして読みとる．次にステップ２１では、入力デー
タをＬＳＢ方向に１ビットシフトしレジスタＡに格納す
る．次にステップ２２では、ステップ２２で得た入カデ
ータをＬＳＢ方向に１ビットシフトしレジスタＢに格納
する．次にステップ２３では、ステップ２２で得た入カ
テータをＬＳＢ方向に１ビットシフトしレジスタＣに格
納する．次にステップ２４では、レジスタＡ、レジスタ
Ｂ、およびレジスタＣの入力データの内容を加算する。
いて、ｐ＝８＋ ｑ＝４，ｒ＝１４とした場合、すなわ
ち最大の減衰量を１／１６とし、入力したデータの７／
８を求める場合を例にして第２図にしたがって説明する
，７／８＝１／２＋１／４＋１／８であるので右辺の各
項を８ビットのデータ長でビットシフトすることによっ
て得、これらの項を加算することによって算出する． まずステップ２０では、ＡＤ変換器１１の出力を入力デ
ータとして読みとる．次にステップ２１では、入力デー
タをＬＳＢ方向に１ビットシフトしレジスタＡに格納す
る．次にステップ２２では、ステップ２２で得た入カデ
ータをＬＳＢ方向に１ビットシフトしレジスタＢに格納
する．次にステップ２３では、ステップ２２で得た入カ
テータをＬＳＢ方向に１ビットシフトしレジスタＣに格
納する．次にステップ２４では、レジスタＡ、レジスタ
Ｂ、およびレジスタＣの入力データの内容を加算する。
次にステップ２５では、あらかじめプログラム中に記述
された補正データのテーブルから、元の入力データの下
位４ビットと減衰景７／８によって一意に決まる補正デ
ータを読み込む．次にステップ２６では、ステップ２４
で求めた演算結果とステップ２５で得た補正データを加
算する．ｉ＆後にステップ２７ではステップ２６で得た
８ビットの入力データを出力する． 表１の補正データの算出方法の例を以下に示す．減衰量
が１５／１６の場合、 １５／１６＝ １ ／ ２ト１／４＋１／８＋１／１６
であるから上式の右辺をビットシフトｉｓの和の形で表
わすと、 Ｃｍ／２）＋ （ｍ／４）＋ 〔ｍ／８）＋（ｍ／１６
） となる．ここで、（ｍ／２”）はデータｍのｎビットＬ
ＳＢ方向へのビットシフトを示す．ビットシフト演算に
おいてアンダーフローはすべて切捨てとなるので上の演
算において生じた誤差は、ｍ＊１５／１６− （ Ｃｍ
／２）＋ （ｍ／４）＋Ｃｍ／８）＋ （ｍ／１６）） である．データｍが２５５ならば、 ２５５を２進数で表現ずると、 １１１１１１１１Ｂ １ビットシフトすると、 １１１１１１１Ｉ３２ビ
ットシフトすると、 ＩＩＩＩＩＩＢ３ビットシ
フトすると、 ＩＩＩＩＩＢ４ビットシフトす
ると、 ＩＩＩＩＢとなり誤差は、 ２５５ ＊１５／１６ − （１ １ １ １ １ １
１ｔｌ）＋１ １ １１１１Ｂ＋１１１１１Ｅ３＋１
１１１Ｂ）＝３．０６２５ となり、補正データとして３となる．ビットシフトは最
大４ビットであるので、この誤差の値は、データｍの下
位４ビットによって一意に決まる．減衰量１５７１６の
場合の補正データはデータｍの下位４ビットのとり得る
すべての値、１から１５について求めることによって得
ることができる。他の減衰量の場合についても同様であ
る． このように、マイクロコンピュータ１２に入力したデー
タ長８ビットのデータを、ＬＳＢ方向にビットシフトし
、上記ビットシフトしたデータをデータ長８ビットで加
算し、入力したデータの下位４ビットと所望する減衰量
により一意に対応する補正データを加算することによっ
て、データ長８ビットにおける最大の精度でデータ処理
を行うことができ、かつすべてのデータ処理を８ビット
で行えるために命令のステップ数を短くすることができ
、デジタル信号減衰器に入力する周波数を上げることが
できる。
された補正データのテーブルから、元の入力データの下
位４ビットと減衰景７／８によって一意に決まる補正デ
ータを読み込む．次にステップ２６では、ステップ２４
で求めた演算結果とステップ２５で得た補正データを加
算する．ｉ＆後にステップ２７ではステップ２６で得た
８ビットの入力データを出力する． 表１の補正データの算出方法の例を以下に示す．減衰量
が１５／１６の場合、 １５／１６＝ １ ／ ２ト１／４＋１／８＋１／１６
であるから上式の右辺をビットシフトｉｓの和の形で表
わすと、 Ｃｍ／２）＋ （ｍ／４）＋ 〔ｍ／８）＋（ｍ／１６
） となる．ここで、（ｍ／２”）はデータｍのｎビットＬ
ＳＢ方向へのビットシフトを示す．ビットシフト演算に
おいてアンダーフローはすべて切捨てとなるので上の演
算において生じた誤差は、ｍ＊１５／１６− （ Ｃｍ
／２）＋ （ｍ／４）＋Ｃｍ／８）＋ （ｍ／１６）） である．データｍが２５５ならば、 ２５５を２進数で表現ずると、 １１１１１１１１Ｂ １ビットシフトすると、 １１１１１１１Ｉ３２ビ
ットシフトすると、 ＩＩＩＩＩＩＢ３ビットシ
フトすると、 ＩＩＩＩＩＢ４ビットシフトす
ると、 ＩＩＩＩＢとなり誤差は、 ２５５ ＊１５／１６ − （１ １ １ １ １ １
１ｔｌ）＋１ １ １１１１Ｂ＋１１１１１Ｅ３＋１
１１１Ｂ）＝３．０６２５ となり、補正データとして３となる．ビットシフトは最
大４ビットであるので、この誤差の値は、データｍの下
位４ビットによって一意に決まる．減衰量１５７１６の
場合の補正データはデータｍの下位４ビットのとり得る
すべての値、１から１５について求めることによって得
ることができる。他の減衰量の場合についても同様であ
る． このように、マイクロコンピュータ１２に入力したデー
タ長８ビットのデータを、ＬＳＢ方向にビットシフトし
、上記ビットシフトしたデータをデータ長８ビットで加
算し、入力したデータの下位４ビットと所望する減衰量
により一意に対応する補正データを加算することによっ
て、データ長８ビットにおける最大の精度でデータ処理
を行うことができ、かつすべてのデータ処理を８ビット
で行えるために命令のステップ数を短くすることができ
、デジタル信号減衰器に入力する周波数を上げることが
できる。
発明の効果
以上のように本発明によれば、ＡＤ変換手段と、ＤＡ変
換手段と、演算変換手段によってデジタル信号減衰器を
構成し、ＡＤ変換手段から演算変換手段に入力したデー
タの下位ビットと所望する減衰量とに対応する補正デー
タを有し、マイクロコンピュータに入力したデータをＬ
ＳＢ方向にビットシフトし、ビットシフトしたデータ、
ならびに補正データを加算することによって所望の減衰
量を得、ＤＡ変換手段に出力することによって、データ
ピット長における最大の演算精度でデータ処理を行うこ
とができ、かつ処理時間を短くすることができ、デジタ
ル信号減衰器に入力する周波数を上げることができる．
換手段と、演算変換手段によってデジタル信号減衰器を
構成し、ＡＤ変換手段から演算変換手段に入力したデー
タの下位ビットと所望する減衰量とに対応する補正デー
タを有し、マイクロコンピュータに入力したデータをＬ
ＳＢ方向にビットシフトし、ビットシフトしたデータ、
ならびに補正データを加算することによって所望の減衰
量を得、ＤＡ変換手段に出力することによって、データ
ピット長における最大の演算精度でデータ処理を行うこ
とができ、かつ処理時間を短くすることができ、デジタ
ル信号減衰器に入力する周波数を上げることができる．
第１図は本発明の一実施例を示すデジタル信号減衰器の
梢成図、第２図は第１図のマイクロコンピュータにおけ
るデータ処理を示すフローチャート図、第３図は従来の
デジタル信号減衰器の構成図、第４図は第３図のマイク
ロコンピュータにおけるデータ処理を示すフローチャー
ト図である．１１・・・ＡＤ変換器（ＡＤ変換手段）、
１２・・・マイクロコンピュータ（演算変換手段）、１
３・・・ＤＡ変換器（ＤＡ変換手段〉．
梢成図、第２図は第１図のマイクロコンピュータにおけ
るデータ処理を示すフローチャート図、第３図は従来の
デジタル信号減衰器の構成図、第４図は第３図のマイク
ロコンピュータにおけるデータ処理を示すフローチャー
ト図である．１１・・・ＡＤ変換器（ＡＤ変換手段）、
１２・・・マイクロコンピュータ（演算変換手段）、１
３・・・ＤＡ変換器（ＤＡ変換手段〉．
Claims (1)
- １、入力されたアナログ信号をデータ長ｐビットのデジ
タルデータに変換するＡＤ変換手段と、上記ＡＤ変換手
段の出力するデータ長ｐビットのデジタルデータを最大
ｑビット、ＬＳＢ方向にビットシフトし、このビットシ
フトしたデータをデータ長ｐビットで加算し、上記デー
タ長ｐビットのデータの下位ｑビットと所望する減衰量
ｒ／２＾■（２＾■−１≧ｒ≧１，ｐ＞ｑ）とに対応す
る補正データを加算することによって所望の減衰量のデ
ータ長ｐビットのデジタルデータに変換する演算変換手
段と、上記演算変換手段の出力するデータ長ｐビットの
デジタルデータをアナログ信号に変換するＤＡ変換手段
とを備えたデジタル信号減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15927889A JPH0324808A (ja) | 1989-06-21 | 1989-06-21 | デジタル信号減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15927889A JPH0324808A (ja) | 1989-06-21 | 1989-06-21 | デジタル信号減衰器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0324808A true JPH0324808A (ja) | 1991-02-01 |
Family
ID=15690296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15927889A Pending JPH0324808A (ja) | 1989-06-21 | 1989-06-21 | デジタル信号減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0324808A (ja) |
-
1989
- 1989-06-21 JP JP15927889A patent/JPH0324808A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6153839A (ja) | 波形整形装置 | |
| JP5935824B2 (ja) | Ｄ／ａ変換器 | |
| JPH09325955A (ja) | 二乗和の平方根演算回路 | |
| JPH0324808A (ja) | デジタル信号減衰器 | |
| JP3071607B2 (ja) | 乗算回路 | |
| JPS62152223A (ja) | Ｄａコンバ−タ・システム | |
| JPS6352488B2 (ja) | ||
| JP2550597B2 (ja) | ２乗器 | |
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 | |
| KR100270814B1 (ko) | 자리이동-가산기를 이용한 필터링계수구현방법 및 장치 | |
| JPH0224410B2 (ja) | ||
| JP2578803Y2 (ja) | Ｄ／ａ変換回路 | |
| JPS6399623A (ja) | 有限体の演算回路 | |
| JPS61230428A (ja) | デイジタル信号処理回路 | |
| JPS6126978Y2 (ja) | ||
| JPH0479420A (ja) | △σａ／ｄ変換器 | |
| JPH0828646B2 (ja) | ディジタルフィルタ | |
| JP3041932B2 (ja) | サンプルレート変換回路 | |
| JPH04361416A (ja) | 音響再生用信号処理装置 | |
| JPH0563509A (ja) | デイジタルフイルタ | |
| RU96111307A (ru) | Устройство для вычисления элементарных функций таблично-алгоритмическим методом | |
| JPH01158814A (ja) | 高速信号処理プロセツサ | |
| JPH0122955B2 (ja) | ||
| JPH0461530B2 (ja) | ||
| JPS61128630A (ja) | Ａｄ変換器 |