JPH03245678A

JPH03245678A - 水平偏向回路

Info

Publication number: JPH03245678A
Application number: JP4103790A
Authority: JP
Inventors: Koichi Sudo; 幸一須藤; Masanori Matsuzaki; 松崎　政則
Original assignee: Hitachi Ltd; Hitachi Video Engineering Co Ltd
Current assignee: Hitachi Image Information Systems Inc; Hitachi Ltd
Priority date: 1990-02-23
Filing date: 1990-02-23
Publication date: 1991-11-01

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野）本発明は、Ｓ字コンデンサ切換回路を有した水平偏向回
路に関する。

〔従来の技術〕

従来の水平偏向回路においては、Ｓ字コンデンサ切換回
路として、実開昭６２−９９０７号公報に記載のように
、補正用８字コンデンサとスイッチ素子の直列回路を、
８字コンデンサに並列に接続する方式が知られている。

〔発明が解決しようとする課題〕

上記従来技術では、スイッチ素子がオフ状態のとき、ス
イッチ素子の両端には８字コンデンサの端子電圧にほぼ
等しい電圧が加わる。このため、耐電圧の高いスイッチ
素子を必要とした。また、スイッチ素子の端子電圧がＯ
ボルトにならないため、スイッチ素子をゼロクロス制御
できないという問題点があった。

本発明の目的は、Ｓ字コンデンサ切換回路におけるスイ
ッチ素子に加わる電圧を低減でき、信頼性を向上させる
ことが可能な水平偏向回路を提供することにある。

また、本発明の他の目的は、Ｓ字コンデンサ切換回路に
おけるスイッチ素子をゼロクロス制御することが可能な
水平偏向回路を提供することにある。

【課題を解決するための手段〕

上記目的は、スイッチ素子の端子電圧の最低値をＯボル
トにクランプする第１の手段を設けることにより達成さ
れる。

さらに、上記値の目的を達成するため、スイッチ素子の
端子電圧がＯボルトになるタイミングと同期してスイッ
チ素子のオン・オフの遷移が行なわれる様にスイッチ素
子を制御する第２の手段を設けたものである。

〔作用〕

上記第１の手段により、スイッチ素子の端子電圧は、そ
の最低値が０ボルトになるようにクランプされ、その結
果、その最大値が低減される。

また、上記第２の手段により、上記スイッチ素子の端子
電圧がＯボルトであるときにスイッチ素子のオン・オフ
が行なわれるため、突入電流がなく、損失の小さな切換
が行なわれる。

〔実施例〕

第１図に本発明の第１の実施例としての水平偏向回路を
示す、第１図において、１は水平偏向トランジスタ、２
はダンパーダイオード、３は共振コンデンサ、４はチョ
ークコイル、５は水平偏向ヨーク、６は８字コンデンサ
、７は補正用８字コンデンサ、８はスイッチ素子である
ＭＯＳ−ＦＥＴ、９はダイオード、１０は抵抗器である
。

第２図は第１図における要部電圧・電流波形を示す波形
図であり、第２図において１１は８字コンデンサ６に加
わる電圧波形、１２は８字コンデンサ６に流れる電流波
形、１３はスイッチ素子８に加わる電圧波形、１４はス
イッチ素子８に流れる電流波形、１５はスイッチ素子８
の制御電圧波形である。

第１図において、ダイオード９及び抵抗器１゜が無い場
合には、スイッチ素子８に加わる電圧は、第２図におけ
る波形１３の破線で示す波形となる。

すなわち、スイッチ素子８がオフしているときには、ス
イッチ素子８には、８字コンデンサ６に加わる電圧１１
に等しい電圧が加わり、その波高値は、　最低値は　で
ある、ここで、波形１５に示す制御電圧によりスイッチ
素子８をオンさせると、スイッチ素子８には波形１４の
破線で示す突入電流　が流れ、スイッチ素子８が破壊さ
れる可能性がある。

一方、第１図に示すように、ダイオード９及び抵抗器１
０がある場合は、スイッチ素子８に加わる電圧は、第２
回における波形１３の電線で示す波形となる。すなわち
、スイッチ素子８がオフしているときには、スイッチ素
子８に加わる電圧は、その最低値が約０ボルトにクラン
プされるので、波高値は、　から　を差し引いた電圧と
なる。したがってスイッチ素子８の耐電圧を　だけ低く
することができる。

ここで、波形１３の実線で示すスイッチ素子８に加わる
電圧が約０ボルトとなる帰線期間の中央の時刻　におい
て、スイッチ素子８をオンさせれば、波形１４の実線で
示すようにスイッチ素子８に突入電流が流れることが防
止される。

また、スイッチ素子８としてＭＯＳ−ＦＥＴを使用すれ
ば、その構造上、ドレイン端子とソース端子の間には寄
生ダイオードが存在し、その極性はダイオード９と同一
である。このため、第１図のダイオード９を接続しなく
ても同一の動作を行わすことができる。

なお、抵抗器１０は、補正用８字コンデンサ７のインピ
ーダンスより充分大きな抵抗値にすることはいうまでも
ないまた１本実施例では、抵抗器１０を定電流回路と置き変
えても、同様な動作を行うことができる。

第３図に本発明の第２の実施例としての水平偏向回路を
示す。第３図において、２６はバイアス回路である。

第３図に示すバイアス回路２６は、スイッチ素子８がオ
フしているときに、スイッチ素子８に所定のバイアス電
圧（例えば、ＭＯＳ−ＦＥＴのカットオフ電圧に近接し
た電圧）を与える。これにより、オフ期間中であっても
スイッチ素子８には微小なアイドリング電流が流れる。

この結果、スイッチ素子８に加わる電圧は、第１図の実
施例によるものと同一の波形が得られ、第１図の実施例
と同様な効果が得られる。

第４図に本発明の第３の実施例としての水平偏向回路を
示す。第４図において、１６はパルス発生回路、１７は
オア回路である。

また、第５図は第４図の要部電圧波形を示す波形図であ
り、第５図において、１８はスイッチ素子８に加わる電
圧波形、１９はパルス発生回路１６の出力電圧波形、２
０はスイッチ素子８の制御電圧波形である。

パルス発生回路１６は、第５１５！ｌにおける波形１９
に示すように、水平帰線期間のほぼ中央で、微小な幅の
パルスを発生する。このため、スイッチ素子８は、オフ
期間中であっても、前記パルスによって一時的にオンし
、その期間、端子電圧はＯボルトになる。この結果、ス
イッチ素子８に加わる電圧は、波形２０に示される様に
、第１図の実施例によるものと同一の波形が得られ、第
１図の実施例と同様な効果が得られる。

以上の実施例では、スイッチ素子８の制御電圧が、波形
１５又は波形２０の様に、スイッチ素子８に加わる電圧
がＯボルトになった時に立上がるものとして説明した。

実際の水平偏向回路では。

Ｓ字コンデンサ切換信号は、周波数判別回路等から供給
され、その立上りタイミングは必ずしもスイッチ素子８
に加わる電圧がＯボルトであるときとは限らないので、
スイッチ素子８に突入電流が流れる場合がある。この突
入電流を全く無くすには、スイッチ素子８の制御電圧が
、スイッチ素子８に加わる電圧がＯボルトのときに立上
る様にすれば良い。

では、これを実現する実施例について、以下に述べる。

第６図に本発明の第４の実施例としての水平偏向回路の
要部を示す。第６図において、２１はＣＫ端子の電圧が
立上ったときのＤ端子の電圧を保護してＱ端子に出力す
るラッチ回路である。その他の構成要素は、スィッチ素
子８以外図示されていないが、第１図の実施例と同様と
なっている。

第７図は第６図の要部信号・電圧波形を示す波形図であ
り、第７図において、２２はＳ字コンデンサ切換信号、
２３はクロック信号、２４はスイッチ素子８の制御電圧
、２５はスイッチ素子８に加わる電圧である。

クロック信号２３は、水平帰線期間の中央で立上るパル
スであり、その発生手段は任意とする。

ラッチ回路２１は、クロック信号すなわちＣＫ端子の電
圧２３が立上ったときのＳ字コンデンサ切換信号すなわ
ちＤ端子の電圧２２を、次のクロック信号の立上りまで
の間保持するので、Ｓ字コンデンサ切換信号２２の立上
り又は立下りが如何なるタイミングであっても、スイッ
チ素子制御電圧２４の立上り又は立下りのタンミングは
クロック信号２３の立上りに一致する。つまり、スイッ
チ素子８のオン・オフの遷移は、必らず、スイッチ素子
８に加わる電圧２５がＯボルトのときに行なわれるため
、突入電流が流れることが確実に防止できる。

なお、ラッチ回路２１は、第３図において、バイアス回
路２６の入力に接続するか、或いは、第４図において、
オア回路１７の入力（パルス発生回路１６の接続されて
いない側）に接続しても。

同様の効果を得ることができる。

〔発明の効果〕

本発明によれば、スイッチ素子に要求される耐電圧を低
減できるので、安価なスイッチ素子を使用でき、また、
信頼性を向上できるという効果がある。

また、スイッチ素子に加わる電圧が、水平帰線期間のほ
ぼ中央で必ずＯボルトになるため、スイッチ素子のゼロ
クロス制御が可能となる。これにより、スイッチ素子の
破壊を防止し、損失を低減できるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例としての水平偏向回路を
示す回路図、第２図は第１図の要部電圧・電流波形を示
す波形図、第３図は本発明の第２の実施例としての水平
偏向回路を示す回路図、第４図は本発明の第３の実施例
としての水平偏向回路を示す回路図、第５図は第４図の
要部電圧波形を示す波形図、第６図は本発明の第４の実
施例としての水平偏向回路の要部を示す回路図、第７図
は第６図の要部信号・電圧波形を示す波形図、である。１・・・水平偏向出力トランジスタ、２・・・ダンパー
ダイオード、　３・・・共振コンデンサ、４川チ３−ク
コイル、５・・・水平偏向ヨーク、６・・・８字コンデ
ンサ、７・・・補正用８字コンデンサ、８・・・スイッ
チ素子であるＭＯＳ−ＦＥＴ、９・・・ダイオード、１
０・・・抵抗器、　１６・・・パルス発生回路、１７・
−・オア回路、　　　　２１・・・ラッチ回路。第図第？図第３図第図第Ｓ図

Claims

【特許請求の範囲】１、Ｓ字コンデンサと、該Ｓ字コンデンサに並列に接続
され、スイッチ素子と補正用Ｓ字コンデンサとの直列接
続によって構成される直列回路と、を具備し、前記スイ
ッチ素子がその制御端子に入力される制御電圧によって
オン・オフされる水平偏向回路において、前記スイッチ素子に並列に、ダイオードと、抵抗器また
は一定の電流を流す定電流回路と、を接続したことを特
徴とする水平偏向回路。２、Ｓ字コンデンサと、該Ｓ字コンデンサに並列に接続
され、スイッチ素子と補正用Ｓ字コンデンサとの直列接
続によって構成される直列回路と、を具備し、前記スイ
ッチ素子がその制御端子に入力される制御電圧によって
オン・オフされる水平偏向回路において、前記スイッチ素子に並列にダイオードを接続すると共に
、前記スイッチ素子の制御端子にバイアス回路を接続し
、前記制御電圧が前記スイッチ素子をオフさせている期
間、前記バイアス回路によって、前記制御電圧に、前記
スイッチ素子に所定値以下のアイドリング電流を流すよ
うなバイアス電圧を加えることを特徴とする水平偏向回
路。３、請求項１または２に記載の水平偏向回路において、
前記スイッチ素子はＭＯＳ−ＦＥＴから成ると共に、前
記ダイオードは前記ＭＯＳ−ＦＥＴの寄生ダイオードか
ら成ることを特徴とする水平偏向回路。４、Ｓ字コンデンサと、該Ｓ字コンデンサに並列に接続
され、スイッチ素子と補正用Ｓ字コンデンサとの直列接
続によって構成される直列回路と、を具備し、前記スイ
ッチ素子がその制御端子に入力される制御電圧によって
オン・オフされる水平偏向回路において、前記スイッチ素子の制御端子にパルス発生手段を接続し
、該パルス発生手段によって、水平帰線期間のほぼ中央
となるタイミングにて所定パルス幅以下のパルスを発生
して、前記制御電圧が前記スイッチ素子をオフさせてい
る期間、前記制御電圧に加えることを特徴とする水平偏
向回路。５、請求項１、２、３または４に記載の水平偏向回路に
おいて、Ｓ字コンデンサ切換信号と、水平帰線期間のほ
ぼ中央となるタイミングにて立上るパルスと、を入力し
、該パルスによって前記Ｓ字コンデンサ切変信号をラッ
チして出力するラッチ回路を設け、該ラッチ回路からの
出力信号を前記制御電圧とすることを特徴とする水平偏
向回路。