JPH03241754A - Film carrier package - Google Patents
Film carrier packageInfo
- Publication number
- JPH03241754A JPH03241754A JP3859590A JP3859590A JPH03241754A JP H03241754 A JPH03241754 A JP H03241754A JP 3859590 A JP3859590 A JP 3859590A JP 3859590 A JP3859590 A JP 3859590A JP H03241754 A JPH03241754 A JP H03241754A
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- carrier tape
- semiconductor chip
- lead
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 239000004020 conductor Substances 0.000 claims abstract description 15
- 238000004806 packaging method and process Methods 0.000 abstract description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子機器に使用される半導体チップのフィル
ムキャリアパッケージに関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a film carrier package for semiconductor chips used in electronic equipment.
従来の技術
近年、フィルムキャリアによるパッケージ方式は半導体
チップのパッケージ手段として広く使用2ベ−ノ
されている。BACKGROUND OF THE INVENTION In recent years, packaging systems using film carriers have been widely used as a means of packaging semiconductor chips.
以下、従来のフィルムキャリアパッケージについて第3
図および第4図を参照しながら説明する。Below is the third part about conventional film carrier packages.
This will be explained with reference to the figures and FIG.
図にかいて、1は半導体チップ、2はフィルムキャリア
テープ、3は半導体チップ1の電極に接続するリード(
以下インナーリードと呼ぶ。)、4は後述のプリント基
板の端子に接続する端子リード(以下アウターリードと
呼ぶ。)、6はフィルムキャリアテープ2上の配線導体
、6は金バンプ、7はプリント基板である。In the figure, 1 is a semiconductor chip, 2 is a film carrier tape, and 3 is a lead (
Hereinafter referred to as the inner lead. ), 4 is a terminal lead (hereinafter referred to as an outer lead) connected to a terminal of a printed circuit board to be described later, 6 is a wiring conductor on the film carrier tape 2, 6 is a gold bump, and 7 is a printed circuit board.
上記の構成において、半導体チップ1の電極は金バンプ
6を介してフィルムキャリアテープ2のインナーリード
3に接続される。さらにフィルムキャリアテープ2上の
配線導体6はアウターリード4の部分でプリント基板7
へ接続される。半導体チップ1のその他の電極も同様に
金バンプ6を介してインナーリード3に接続され、配線
導体6からアウターリード4によってプリント基板7に
実装される。In the above configuration, the electrodes of the semiconductor chip 1 are connected to the inner leads 3 of the film carrier tape 2 via the gold bumps 6. Furthermore, the wiring conductor 6 on the film carrier tape 2 is connected to the printed circuit board 7 at the outer lead 4 part.
connected to. The other electrodes of the semiconductor chip 1 are similarly connected to the inner leads 3 via the gold bumps 6, and are mounted on the printed circuit board 7 via the wiring conductors 6 and the outer leads 4.
発明が解決しようとする課題
3ベー、・
しかしながら上記のような従来の構成では、半導体チッ
プ1のそれぞれの電極をインナーリード3、配線導体5
およびアウターリード4からなるフィルムキャリアテー
プ2によって半導体チップ1の外部へ広がった形で配線
されるため、半導体チップ1とフィルムキャリアテープ
2とを含めた面積が大きくなり、実装密度は従来使用さ
れているプラスチックパッケージに比べほとんど変わら
ず、実装密度が上がらないという課題を有するとともに
フィルムキャリアテープ2の面積が大きくな9、コスト
が高くなるという課題を有していた。Problem to be Solved by the Invention 3.However, in the conventional configuration as described above, each electrode of the semiconductor chip 1 is connected to the inner lead 3 and the wiring conductor 5.
Since the wiring is extended to the outside of the semiconductor chip 1 by the film carrier tape 2 consisting of the outer leads 4 and 4, the area including the semiconductor chip 1 and the film carrier tape 2 becomes large, and the packaging density is lower than that of conventionally used. This is almost the same as the conventional plastic package, and has the problem that the packaging density cannot be increased, and the area of the film carrier tape 2 is large9, resulting in high cost.
また半導体チップは品質保証のために、バーンインとい
う工程(高温保存)を必要とするものが多く、上記従来
のフィルムキャリアパッケージではアウターリード4が
複数方向に設けられるため、バーンインに使用するソケ
ットが複雑になシ、ソケットのコストが高くなるばかり
か、フィルムキャリアパッケージのアウターリード4と
ソケットの端子の位置が合わせにくいという欠点もあっ
た。In addition, many semiconductor chips require a burn-in process (high temperature storage) for quality assurance, and in the conventional film carrier package described above, the outer leads 4 are provided in multiple directions, making the socket used for burn-in complicated. Not only does this increase the cost of the socket, but it also has the disadvantage that it is difficult to align the outer leads 4 of the film carrier package with the terminals of the socket.
本発明は上記課題を解決するもので、コストを著しく低
減できる優れたフィルムキャリアパッケージを提供する
ことを目的とする。The present invention solves the above problems and aims to provide an excellent film carrier package that can significantly reduce costs.
課題を解決するための手段
本発明は上記目的を達成するために、半導体チップと周
辺部にインナーリードとアウターリードを備えたフィル
ムキャリアテープとによって構成され、そのフィルムキ
ャリアテープの配線導体が半導体チップと重なる面内で
フィルムキャリアテープに配線され、アウターリードが
フィルムキャリアテープの一辺から引き出されているも
のである。Means for Solving the Problems In order to achieve the above object, the present invention is composed of a semiconductor chip and a film carrier tape having inner leads and outer leads on the periphery, and the wiring conductor of the film carrier tape is connected to the semiconductor chip. The wires are wired to the film carrier tape in a plane that overlaps with the outer lead, and the outer lead is drawn out from one side of the film carrier tape.
作用
本発明は上記した構成によって、フィルムキャリアパッ
ケージをプリント基板に実装する際に、アウターリード
部分のみを半導体チップの外形から出しているので、フ
ィルムキャリアパッケージの外形寸法をほぼ半導体チッ
プの外形寸法と同じ大きさにでき、電子機器の実装密度
を著しく向上させるとともに、フィルムキャリアテープ
も小さくできることからフィルムコストを低減できるも
6ベー7′
のである。Effects According to the present invention, when the film carrier package is mounted on a printed circuit board, only the outer lead portion is exposed from the outside of the semiconductor chip, so that the outside dimensions of the film carrier package can be almost the same as the outside dimensions of the semiconductor chip. 6 x 7' allows the same size and significantly improves the packaging density of electronic devices, and also reduces film cost because the film carrier tape can also be made smaller.
実施例
以下本発明の一実施例について、第1図、第2図ととも
に第3図、第4図と同一部分については同一番号を付し
詳しい説明を省略し、相違する点について説明する。EXAMPLE Below, regarding one embodiment of the present invention, parts that are the same as those in FIGS. 1 and 2 as well as FIGS. 3 and 4 will be given the same reference numerals, detailed explanations will be omitted, and differences will be explained.
フィルムキャリアテープ2はインナーリード3、配線導
体6およびアウターリード4を備えているが、従来と相
違する点は、インナーリード3に連続する配線導体5が
半導体チップ1と重なるフィルムキャリアテープ2の内
部に向って配設され、フィルムキャリアテープ2の一辺
に集められたのちアウターリード4に連続してフィルム
キャリアテープ2を形成する点であり、このフィルムキ
ャリアテープ2をプリント基板7へ実装するとき、アウ
ターリード4がプリント基板7の端子8に接続されるも
のである。The film carrier tape 2 includes an inner lead 3, a wiring conductor 6, and an outer lead 4, but the difference from the conventional one is that the wiring conductor 5 continuous to the inner lead 3 overlaps the semiconductor chip 1 inside the film carrier tape 2. After being gathered on one side of the film carrier tape 2, the film carrier tape 2 is formed continuously on the outer lead 4, and when this film carrier tape 2 is mounted on the printed circuit board 7, The outer lead 4 is connected to a terminal 8 of a printed circuit board 7.
このように上記実施例によれば、フィルムキャリアテー
プ2に設けられたインナーリード3および配線導体6が
半導体チップ1と重なるフィルム6ベー。As described above, according to the above embodiment, the inner leads 3 and the wiring conductors 6 provided on the film carrier tape 2 overlap with the semiconductor chip 1 in the film 6 base.
キャリアテープ2の内部に向って配設され、フィルムキ
ャリアテープ2の一辺からアウターリード4を外部に導
出してシングルインライン形状を構成していることによ
シ、半導体チップ1が形成する面積内で配線導体5を構
成でき、フィルムキャリアパッケージをプリント基板7
に実装する際のアウターリード4のみを半導体チップ1
の外形寸法から出すだけでよく、フィルムキャリアパッ
ケージの外形の大きさを半導体チップ1の大きさとほぼ
同じにすることができ、実装密度を著しく向上できるも
のである。The outer leads 4 are disposed toward the inside of the carrier tape 2, and are led out from one side of the film carrier tape 2 to form a single in-line shape. The wiring conductor 5 can be configured, and the film carrier package can be attached to the printed circuit board 7.
When mounting on the semiconductor chip 1, only the outer leads 4 are connected to the semiconductor chip 1.
The outer dimensions of the film carrier package can be made almost the same as the size of the semiconductor chip 1, and the packaging density can be significantly improved.
発明の効果
以上の実施例から明らかなように本発明によれば、フィ
ルムキャリアテープの配線導体が半導体チップと重なる
フィルムキャリアテープの内部に向って配線され、さら
にアウターリードがフィルムキャリアの一辺に集められ
て外部のプリント基板への接続端子を構成していること
によって、フィルムキャリアパッケージの大きさを半導
体チップの大きさとほぼ同じにすることができ、プリン
ト基板の面積を極めて有効に利用できる。Effects of the Invention As is clear from the above embodiments, according to the present invention, the wiring conductor of the film carrier tape is routed toward the inside of the film carrier tape overlapping the semiconductor chip, and the outer leads are gathered on one side of the film carrier. By forming connection terminals to an external printed circuit board, the size of the film carrier package can be made almost the same as the size of the semiconductor chip, and the area of the printed circuit board can be used extremely effectively.
曾た、フィルムキャリアテープの一辺にアウターリード
を集めているため、容易にシングルインライン形状を形
成でき、半導体素子を用いた電子機器の製造にかいて通
常行われるバーンインのためのソケットの構造が簡単に
なり、アウターリードとソケットの端子の位置合わせが
極めて容易になるとともに、プリント基板に実装する際
、アウターリードとプリント基板の端子との位置合わせ
も容易になるなど、優れたフィルムキャリアパッケージ
を提供できる。Since the outer leads are gathered on one side of the film carrier tape, a single-in-line shape can be easily formed, and the structure of the socket for burn-in, which is usually performed in the manufacture of electronic devices using semiconductor devices, is simple. This makes it extremely easy to align the outer leads and socket terminals, and when mounting on a printed circuit board, it also makes it easy to align the outer leads and the terminals on the printed circuit board, providing an excellent film carrier package. can.
第1図は本発明の一実施例におけるフィルムキャリアパ
ッケージの下面図、第2図は同フィルムキャリアパッケ
ージをプリント基板に実装した時の断面図、第3図は従
来のフィルムキャリアパッケージの下面図、第4図はそ
のフィルムキャリアパッケージをプリント基板に実装し
た時の断面図である。
1・・・・・・半導体チップ、2・・・・・・フィルム
キャリアテープ、3・・・・・・半導体チップに接続す
るリード(インナーリード)、4・・・・・・プリント
基板に接続する端子リード(アウターリード)、6・・
・・・・配線導体、7・・・・・・プリント基板、8・
・・・・・端子。FIG. 1 is a bottom view of a film carrier package according to an embodiment of the present invention, FIG. 2 is a sectional view of the film carrier package mounted on a printed circuit board, and FIG. 3 is a bottom view of a conventional film carrier package. FIG. 4 is a sectional view of the film carrier package mounted on a printed circuit board. 1...Semiconductor chip, 2...Film carrier tape, 3...Lead (inner lead) connected to semiconductor chip, 4...Connected to printed circuit board terminal lead (outer lead), 6...
...Wiring conductor, 7...Printed circuit board, 8.
...Terminal.
Claims (1)
リードとプリント基板の端子に接続する端子リードとを
有する配線導体を備えたフィルムキャリアテープとによ
って構成され、前記フィルムキャリアテープの配線導体
が前記半導体チップと重なる面内でフィルムキャリアテ
ープに配線され、前記プリント基板の端子に接続するリ
ードがフィルムキャリアテープの一辺から外部に引き出
されているフィルムキャリアパッケージ。It is composed of a semiconductor chip and a film carrier tape provided with a wiring conductor having leads connected to electrodes of the semiconductor chip and terminal leads connected to terminals of a printed circuit board, and the wiring conductor of the film carrier tape is connected to the semiconductor chip. A film carrier package in which a lead is wired to the film carrier tape in a plane that overlaps with the film carrier tape, and a lead connected to a terminal of the printed circuit board is drawn out from one side of the film carrier tape.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2038595A JP2770530B2 (en) | 1990-02-20 | 1990-02-20 | Film carrier package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2038595A JP2770530B2 (en) | 1990-02-20 | 1990-02-20 | Film carrier package |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03241754A true JPH03241754A (en) | 1991-10-28 |
JP2770530B2 JP2770530B2 (en) | 1998-07-02 |
Family
ID=12529644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2038595A Expired - Fee Related JP2770530B2 (en) | 1990-02-20 | 1990-02-20 | Film carrier package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2770530B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5025177A (en) * | 1973-07-05 | 1975-03-17 | ||
JPS56135955A (en) * | 1980-03-28 | 1981-10-23 | Hitachi Ltd | Film carrier |
-
1990
- 1990-02-20 JP JP2038595A patent/JP2770530B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5025177A (en) * | 1973-07-05 | 1975-03-17 | ||
JPS56135955A (en) * | 1980-03-28 | 1981-10-23 | Hitachi Ltd | Film carrier |
Also Published As
Publication number | Publication date |
---|---|
JP2770530B2 (en) | 1998-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0127873B1 (en) | Edge-mounted surface-mount package for semiconductor integrated circuit device in tergrateles | |
US5483024A (en) | High density semiconductor package | |
KR940007649B1 (en) | Semiconductor device | |
JP2001156251A (en) | Semiconductor device | |
KR100292036B1 (en) | Method for fabricating semiconductor package and semiconductor package thereof | |
EP0221496A2 (en) | Integrated circuit package | |
JPH0730059A (en) | Multichip module | |
KR20010056618A (en) | Semiconductor package | |
KR950012925B1 (en) | Lead frame | |
JPH03241754A (en) | Film carrier package | |
JPS6379361A (en) | Upright installation type semiconductor device | |
JP3173308B2 (en) | Semiconductor integrated circuit device | |
JPH02280359A (en) | Semiconductor device | |
JPS635236Y2 (en) | ||
JPH0969587A (en) | Bga type semiconductor device and bga module | |
JPH0536889A (en) | Semiconductor device | |
JPS63104435A (en) | Semiconductor device | |
JPH0199245A (en) | Ic package | |
JPH0324750A (en) | Cap of package for semiconductor device | |
JPH03155143A (en) | Mounting method for semiconductor device | |
JPS63307762A (en) | Semiconductor device | |
JP2001319943A (en) | Semiconductor device | |
JP2567987B2 (en) | Semiconductor integrated circuit | |
JPH04304659A (en) | Hybrid integrated circuit device | |
JPH0297050A (en) | Semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |