JPH03241436A - 情報処理装置の試験装置とメモリ書き込み方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、パーソナルコンピュータ等の情報処理装置の
修理箇所の解析や修理を行う場合に用いる情報処理装置
の試験装置に関するものである。

従来の技術 従来の情報処理装置の試験装置は、第６図に示すように
、試験される情報処理装置１のシステムバス２に接続さ
れ、中央処理装置３が、電源投入直後、読み出し専用記
憶装置４に格納されたプログラムを実行し、次に、試験
装置５の試験プログラム記憶装置６に格納された試験プ
ログラムを実行し、試験プログラム用読み書き可能記憶
装置ア、あるいは試験プログラム用入出力装置８に対し
て入出力命令を実行して、試験項目や試験条件の設定値
の書き込みや、試験結果の表示を行いながら、情報処理
装置１内の読み書き可能主記憶装置９及び入出力制御袋
Ｍ１０等を試験するように構成されていた。

発明が解決しようとする課題 しかしながら上記の従来の情報処理装置の試験装置では
、たとえばシステムバス２が故障し、中央処理装置３が
、システムバス２に接続されている試験装置６内の試験
プログラム記憶装置６及び試験プログラム用読み書き可
能記憶装置７、試験プログラム用入出力装置８に対する
入出力が不可能な場合、故障箇所の解析や修理に使用で
きなかった。筐た、システムバス２の仕様が異なる度に
、新たな試験装置を作成する必要性があう、汎用性に乏
しかった。

本発明はこのような従来の問題点を解決するものであり
、汎用性の高い、情報処理装置の試験装置を提供するこ
とを目的とする。

課題を解決するための手段 本発明の情報処理装置の試験装置は、この目的を達成す
るために、被試験装置の読み出し専用記憶装置用コネク
タに接続される記憶装置用コネクタ接続装置を有してい
る。

作　　用 この構成によって、情報処理装置に、そのシステムバス
の仕様等にかかわらず、接続可能な試験装置が実現でき
る。

実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。

第１図（ａ）、（ロ）は、本発明の一実施例における情
報処理装置の試験装置のシステム構成図を示すものであ
る。１１は情報処理装置１７を試験するための試験装置
である。１２は読み出し専用記憶装置用コネクタ２０に
接続可能な記憶装置用コネクタ接続装置、１３は試験プ
ログラムが記憶されている試験プログラム記憶装置であ
る。１４は中央処理装置１８のメモリアクセス命令を変
更して試験プログラム用読み書き可能記憶装置１５とテ
ストの項目の指示、情報処理装置に関するデータを入力
するための試験プログラム用入出力装置１６を動作させ
るための命令変換装置である。１６は試験プログラム用
読み書き可能記憶装置、１６は試験プログラム用入出力
装置である。１９ｂは記憶装置用コネクタ接続装置１２
及び試験プログラム記憶装置１３及び命令変換装置１４
をバス接続するシステムバス、１９ｃは命令変換装置１
４及び試験プログラム用読み書き可能記憶装置１５及び
試験プログラム用入出力装置１６をバス接続するシステ
ムバスである。１７は中央処理装置１８と通常はプログ
ラムが記憶されたメモリが接続される読み出し専用記憶
装置用コネクタ２０と磁気記憶装置等で構成される読み
書き可能主記憶装置２１とプリンタ、ＣＲＴ等の入力出
力制御装置２２とそれぞれをバス接続するシステムバス
１９ａを有する情報処理装置である。

次に命令変換装置１４の詳細について第１図すとともに
説明する。ＳＷｌ、ＳＷ２はシステムバス１９ｂのアド
レス信号をシステムバス１９Ｃヘデータ信号１９ＣＤと
して送るかアドレス信号１９ＣＡとして送るかを制御す
るためのスイッチ、１４ａはシステムバス１９ｂからの
１クロツク前のアドレス信号１９ｂＡを記憶するための
パンツアメモリ、１４ｂはシステムバス１９ｂのアドレ
ス信号１９ｂＡを変換するためのアドレス交換手Ｊｔ、
１４Ｃはシステムバス１９ｂのアドレス信号１９ｂＡを
１クロツク前の信号を使用するか否かを制御するＳＷ３
とスイッチＳＷ１．ＳＷ２．ＳＷｓの切換えを行なう制
御手段である。

な′Ｊ？１９ｂＡと１９ｂＤはそれぞれシステムバス１
９ｂのアドレス用の信号線とデータ用の信号線である。

また、読み出し専用記憶装置用コネクタ接続装置１２は
、読み出し専用記憶装置用コネクタ２０はメモリの記憶
容量、種類によシ異なるので、複数の種類に対応するた
め、取り替え可能になっている。

以上のように構成された情報処理装置の試験装置につい
て、以下この機能実現手順を、第２図〜第４図を参照し
ながら説明する。

第２図は、中央処理装置１８が実行する、試験プログラ
ム記憶装置６内に存在する試験プログラムの処理を示す
フローチャートである。

壕ず、処理２３にて、試験初５目を選択する。この選択
は、検査員が、試験プログラム用入出力装置１６にて入
力する。

次に、処理２４にて、選択された項目を実行し、情報処
理装置１７内システムバス１９に接続されている読み書
き可能主記憶装置２１や入出力制御装置２２を試験する
。このとき、試験条件や試験結果等の試験に必要な情報
は、試験プログラム用読み書き可能記憶装置１５に保存
される。

最後に、処理２５にて、試験結果を、試験プログラム用
入出力装置１６に表示し、検査員に通知する。

検査員は、以上の一連の動作を繰り返しながら、複数の
試験項目を実施していく。

第３図は、中央処理装置１８が、試験プログラム用読み
書き可能記憶装置１５、試験プログラム用入出力装置１
６に対する、入力処理を示すフローチャートである。

１ず、処理２６にて、特定アドレス２７への読み出し命
令を実行することによシ、制御部１４Ｃが試験プログラ
ム用読み書き可能記憶装置１５又は試験プログラム用入
出力装置１６に対する入力処理であることを認識し命令
変換装置１４は、試験プログラム用読み書き可能記憶装
置１６、試験プログラム用入出力装置１６に対する入力
処理を開始する。次に、処理２８にて、特定アドレス範
囲２９内への読み出し命令を実行することにより、命令
変換装置１４のアドレス変換手段１４ｂは、実行された
アドレスの一部の数値を、試験プログラム用読み書き可
能記憶装置１５、試験プログラム用入出力装置１６への
アドレスに変換し指定する。

最後に、処理３０にて、特定アドレス３１への読み出し
命令を実行することにより、命令変換装置１４の制御部
１４ｃはスイッチＳＷ２を１９ｃＤの信号が１９ｂＤに
送られる様に制御し、試験プログラム用読み書き可能記
憶装置１５、試験プログラム用入出力装置１６内の指定
されたアドレスでのデータを、特定アドレス３１からの
読み出しデータとして、中央処理装置１８へ出力する。

同様に、第４図は、中央処理装置１８が、試験プログラ
ム用読み書き可能記憶装置１６、試験プログラム用入出
力装置１６に対する、出力処理を示すフローチャートで
ある。

１ず、処理３２にて、特定アドレス３３への読み出し命
令を実行することにより、命令変換装置１４の制御部１
４ｃは試験プログラム用読み書き可能記憶装置１５又は
試験プログラム用入出力装置１６に対する出力であるこ
とを記憶し、試験プログラム用読み書き可能記憶装置１
６、試験プログラム用入出力装置１６に対する出力処理
を開始する。次に、処理３４にて、入力処理と同じ、特
定アドレス範囲２９内への読み出し命令を実行すること
により、命令変換装置１４のアドレス変換手段１４ｂは
、実行されたアドレスの一部の数値を、試験プログラム
用読み書き可能記憶装置１５、試験プログラム用入出力
装置１６へのアドレスに変換し指定する。

最後に、処理３５にて、記憶したいデータの内容をアド
レス値として表現し特定アドレス範囲３６への読み出し
命令を実行することにより、命令変換装置１４の制御部
１４ｃがスイッチＳＷ１とスイッチＳＷ２を１９ｂＡの
信号が１９ＣＤに送られるように操作し、かつスイッチ
ＳＷ３をバッファメモ！Ｊ１４ａの内容がアドレス変換
手段に送られるように操作することにより、実行された
アドレスの一部の数値を、試験プログラム用読み書き可
能記憶装置１５、試験プログラム用入出力装置１６内の
指定されたアドレスへの出力データとして出力する。

以上のように本実施例によれば、読み出し専用記憶装置
用コネクタ接続装置１２、試験プログラム記憶装置１３
、命令変換装置１４、試験プログラム用読み書き可能記
憶装置１６、試験プログラム用入出力装置１６から構成
される装置を設けることにより、以下のような効果が生
じる。

捷ず、試験される情報処理装置１７のシステムバス１９
、読み書き可能主記憶装置２１、及び、入出力制御装置
２２が不良の場合でも、中央処理装置１８が、読み出し
専用記憶装置用コネクタ２０を通じて読み出し専用記憶
装置への読み出し操作のみ実行できれば、試験プログラ
ム記憶装置１３、試験プログラム用読み書き可能記憶装
置１６、及び、試験プログラム用入出力装置１６に対す
る操作を可能にし、試験プログラムの実行ができる。

オた、システムバスの仕様に比べて読み出し専用記憶装
置用のコネクタの仕様は市販されている記憶装置の仕様
に合わせて設計されるため、互換性があり情報処理装置
１７のシステムバス１９の仕様が異なる場合でも、同一
の試験装置１１が使用できるため、システムバスの種類
毎に複数の試験装置を準備する必要がなく、かつ、統一
された試験手順で検査ができる。

これらによって、情報処理装置の修理工程では、以下の
ような効果が可能になる。一般に情報処理装置の実行プ
ログラムを記憶する読み出し専用記憶装置からの記憶内
容の読み出しは他の装置との信号のやりとりに比べて単
純な操作であるので、システムバスの不良のためシステ
ムバスを通して読み書き可能記憶装置又は入出力制御装
置を実行することが不可能な場合でも読み出し専用記憶
装置の実行は可能な場合が多く、この場合は、情報処理
装置に対する試験プログラムの実行が可能になり、検査
員が試験プログラムにより不良の情報を知ることができ
るため、不良発見率の向上がはかられ、修理工数の減少
が可能になることがわかる。

１た、同一の試験装置で異なる仕様のシステムバスを有
する情報処理装置に対する試験プログラムの実行が可能
にな９、試験装置の汎用性の向上が図られ、試験装置に
関する設備費用の減少が可能になることがわかる。

発明の効果 以上のように本発明の情報処理装置の試験装置は、読み
出し専用記憶装置用コネクタ接続装置、試験プログラム
記憶装置、命令変換装置、試験プログラム用読み書き可
能記憶装置から構成され、読み出し専用記憶装置に対す
る読み出し命令のみで、試験プログラム記憶装置、試験
プログラム用読み書き可能記憶装置、及び、試験プログ
ラム用入出力装置に対する操作を実行することにより、
システムバスが不良の情報処理装置に対しても、試験プ
ログラムの実行が可能になう、検査員が試験プログラム
により不良の情報を知ることができるため、不良発見率
を向上させ、修理工数を減少することができるという効
果がある。また、同一の試験装置で、異なる仕様のシス
テムバスを有する情報処理装置に対する試験プログラム
の実行が可能になり、試験装置の汎用性を向上すること
もできる。

【図面の簡単な説明】

第１図は本発明の〜実施例に釦ける情報処理装置の試験
装置を適用したシステム構成図、第２図は試験プログラ
ムの処理を示すフローチャート、第３図は中央処理装置
の試験プログラム用読み書き可能記憶装置に対する試験
プログラム用入出力装置に対する入力処理を示すフロー
チャート、第４図は中央処理装置の試験プログラム用読
み書き可能記憶装置に対する試験プログラム用入出力装
置に対する出力処理を示すフローチャート、第５図は従
来の情報処理装置の試験装置のシステム構成図である。 １１・・・・・・試験装置、１２・・・・・・読み出し
専用記憶装置用コネクタ接続装置、１３・・・・・・試
験プログラム記憶装置、１４・・・・・・命令変換装置
、１５・・・・・・試験プログラム用読み書き可能記憶
装置、１６・・・・・・試験プログラム用入出力装置、
１７・・・・・・情報処理装置、１８・・・・・・中央
処理装置、１９・・・・・・システムバス、２０・・・
・・・読み出し専用記憶装置用コネクタ、２１・・・・
・・読み書き可能主記憶装置、２２・・・・・・入出力
制御装置。

Claims (5)

【特許請求の範囲】
1. （１）試験プログラムを記憶した試験プログラム記憶装
   置と、被試験装置の読み出し専用記憶装置用コネクタに
   接続される記憶装置用コネクタ接続装置とを有する情報
   処理装置の試験装置。
2. （２）試験プログラムを記憶した試験プログラム記憶装
   置と、被試験装置の読み出し専用記憶装置用コネクタに
   接続される記憶装置用コネクタ接続装置と、前記記憶装
   置用コネクタ接続装置に接続され、読み出し命令を書込
   み命令に変換する命令変換装置と、この命令変換装置に
   接続された読み書き可能な記憶装置とを備えた情報処理
   装置の試験装置。
3. （３）試験プログラム記憶装置と、試験プログラム用読
   み書き可能記憶装置及び試験プログラム用入出力装置と
   、中央処理装置の読み出し命令を前記試験プログラム用
   読み書き可能記憶装置及び試験プログラム用入出力装置
   への入出力命令に変換する命令変換装置と、情報処理装
   置の読み出し専用記憶装置用コネクタ接続装置と、読み
   出し命令により特定のアドレスが読み出されることによ
   り入力処理の開始を認識する手段と、前記の認識後、読
   み出し命令のアドレス値を記憶装置又は入出力装置のア
   ドレス値に変換する手段と、読み出し命令により特定の
   アドレスが読み出されることにより出力処理の開始を認
   識する手段と、前記出力処理の開始の認識後読み出し命
   令のアドレス値を記憶装置又は入出力装置のアドレス値
   に変換する手段と、前記出力処理の開始の認識後、読み
   出し命令のアドレス値をデータ値として記憶装置又は入
   出力装置へ出力する手段とを有する情報処理装置の試験
   装置。
4. （４）書き込み可能メモリに書き込みたい番地を読み出
   し専用メモリ用のインターフェイス回路のアドレス入力
   用端子を通じて入力するステップと書き込み可能メモリ
   に書き込みたいデータを前記読み出し専用メモリ用のイ
   ンターフェイス回路のアドレス入力用端子を通じて入力
   するステップと前記読み出し専用メモリ用のインターフ
   ェイス回路のアドレス入力用端子を通じて入力した前記
   番地と前記データに従って、書き込み可能なメモリに書
   き込むステップよりなる読み出し専用メモリ用のインタ
   ーフェイス回路を通じてメモリ書き込み方法。
5. （５）書き込み可能メモリに書き込みたいデータを読み
   出し専用メモリ用のインターフェイス回路のアドレス入
   力用端子を通して入力するステップと書き込み可能メモ
   リに書き込みたい番地を前記読み出し専用メモリ用のイ
   ンターフェイス回路のアドレス入力用端子を通じて入力
   するステップと前記読み出し専用メモリ用のインターフ
   ェイス回路のアドレス入力用端子を通じて入力した前記
   番地と前記データに従って、書き込み可能メモリに書き
   込むステップよりなる読み出し専用メモリ用のインター
   フェイス回路を通じてメモリ書き込み方法。