JPH03238952A - データキャリア - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は工作機の工具や工場における部品、製品の管理
又は物流システム等の物品識別システムに用いられるデ
ータキャリアに関するものである。

〔従来の技術〕

従来工作機の工具の管理や工場における組立搬送ライン
での部品、製品の識別等を機械化するためには工具９部
品、製品等の種々の物品を識別して管理するシステムが
必要となる。そこで特開平１−１５１８３２号のように
識別対象物にメモリを有するデータキャリアを設け、外
部からデータ伝送によってデータキャリアのメモリに必
要な情報を書込んでおき、必要に応してその情報を読出
すようにした物品識別システムが提案されている。

このようなデータキャリアは第６図に示すように受信用
のコイルに共振回路３１が接続され、共振回路に得られ
る信号を波形整形回路３２で波形整形し、ゲートアレイ
やＣＰＵ等で構成されるメモリ制御部３３を介してメモ
リ３４にデータを書込み、又は与えられたコマンドに基
づいてデータを読出して振動吸収回路３５によって共振
回路３１の振動を吸収することによりデータを送出する
ようにしている。

〔発明が解決しようとする課題〕

しかしながらこのような従来のデータキャリアは比較的
容量の大きいメモリを搭載できるように構成されている
。従ってゲートアレイやＣＰＵ等によって構成されるメ
モリ制御部が複雑になり、又容量の大きいメモリを用い
るため価格を低減することができないという欠点があっ
た。従ってこのような大容量のメモリを必要とせず、小
容量、例えば数ビットから数十ビットのメモリ容量で足
りる場合には適していないという欠点があった。

本発明はこのような従来のデータキャリアの問題点に鑑
みてなされたものであって、小容量化に適し極めて簡単
な構成で小容量のデータを保持し、従来の書込／読出制
御ユニットをそのまま用いてデータを書込みそのデータ
を読出すと共に、電源の電圧低下を外部で検知できるよ
うにすることを技術的課題とする。

〔課題を解決するための手段〕

本発明は送信モードでは識別コードを含む書込みデータ
に対応してデユーティ比が異なり、受信モードではデユ
ーティ比が一定のＰＷＭ信号を受信する共振回路と、共
振回路に得られる受信出力を平滑して波形整形する波形
整形回路と、波形整形回路より得られる信号がシフトパ
ルスとして与えられ、データを循環させて保持するシフ
トレジスタと、シフトレジスタの出力によりシフトレジ
スタに与えられる人力を整形回路の出力からシフトレジ
スタの出力に切換える信号切換手段と、データキャリア
の各部に電源を供給する電池と、電池の電圧低下を検知
する電圧検知回路と、電圧検知回路により電圧の低下が
検知されたときにシフトレジスタより読出され信号を反
転する信号反転回路と、受信モードで一定のデユーティ
比の信号が与えられたときにシフトレジスタより読出さ
れた信号に基づいて共振回路の残響を制御する振動吸収
回路と、を有することを特徴とするものである。

〔作用〕

このような特徴を有する本発明によれば、データキャリ
アのデータ書込み時にはデユーティ比が異なる信号が与
えられ、共振回路によってその信号を受信し波形整形回
路によって整形している。

そしてその信号からシフトパルスをシフトレジスタに与
えると共に、書込信号としてシフトレジスタに書込むよ
うにしている。そしてその信号がシフトレジスタより出
力される場合には、信号切換手段によってシフトレジス
タの入力を切換えることにより以後の信号の書込みを禁
止し、シフトレジスタ内でデータを循環させている。そ
して続出し時には、シフトレジスタより読出される信号
を共振回路に与えてその振動を吸収し外部にデータ伝送
している。そして電池の電圧を電圧検知回路によって検
知しており、電圧レベルが低下すればシフトレジスタか
ら読出されるデータを反転して外部にデータ伝送するこ
とにより、電源の電圧低下を検知できるようにしている
。

〔実施例〕

第１図は本発明の一実施例によるデータキャリアの構成
を示すブロック図である。本図においてデータキャリア
は送受信用のコイルＬとコンデンサＣとから成る共振回
路１を有しており、外部から与えられるＰＷＭ変調信号
を波形整形回路２に与えている。波形整形回路２は与え
られた信号を包路線検波し所定のレベルで弁別すること
によって信号の断続に対応した受信信号を得ており、そ
の出力はマルチプレクサ（ＭＰＸ）３及び単安定マルチ
バイブレーク（ＭＭ）４に与えられる。単安定マルチバ
イブレータ４は与えられる受信信号を半周期遅延させる
ものであり、その出力はシフトパルスとしてシフトレジ
スタ５に与えられる。

シフトレジスタ５は例えば８ビツトで構成されておりマ
ルチプレクサ３の出力がデータ入力端に与えられ、デー
タ出力端はフリップフロップ（ＦＦ）６のセット入力端
と信号反転回路７の入力端及びマルチプレクサ３の他方
の入力端に接続される。

又電源に直列接続された抵抗とコンデンサ、及びその中
点に接続されたインバータから戒るクリア信号源８が設
けられる。クリア信号源８は電源投入後Ｈレベルとなり
所定時間遅れてＬレベルとなるクリア信号をシフトレジ
スタ５のクリア入力端及びフリップフロップ６のリセッ
ト入力端に与えるものである。フリップフロップ６はそ
のＱ出力によってマルチプレクサ３の入力を切換えるも
のであり、Ｑ出力がＬレベルでは前述した波形整形回路
２の出力（Ｙｏ）、Ｈレベルではシフトレジスタ５のデ
ータアウト入力（Ｙｌ）をシフトレジスタ５の入力側（
ＩＮ）に与える。ここでマルチプレクサ３及びフリップ
フロップ６はシフトレジスタ５への入力信号を切換える
信号切換手段９を構成している。

さてシフトレジスタ５から読出された信号は信号反転回
路７のアンド回路１１及び１２に与えられ、その出力は
インバータ１３を介して及び直接にオア回路１４に与え
られる。オア回路１４はこれらの出力の論理和信号をア
ンド回路１５に与える。又このデータキャリアには各部
に電源を供給するバッテリー１６が接続されており、そ
の出力電圧を監視するための電圧検知回路１７を有して
いる。電圧検知回路１７は電圧レベルが高いときにはＬ
レベル、電圧が低下すればＨレベルの信号をアンド回路
１１及びアンド回路１２の反転入力端に与えるものであ
る。一方単安定マルチバイブレータ４の出力はアンド回
路１５に与えられる。

アンド回路１５はオア回路１４の論理和信号と遅延信号
との論理積出力を単安定マルチバイブレータ１８に与え
る。単安定マルチバイブレータ１８はシフトレジスタ５
から読出され信号反転回路７を介して得られる信号に対
応して短時間動作するものであり、その出力は振動吸収
回路１９に与えられる。振動吸収回路１９はＨレベルの
信号が与えられたときに共振回路ｌの両端を短絡するス
イッチング素子を閉放することにより、受信した信号の
残響を停止させるものである。

ここでデータキャリアにデータを書込む際には、クリア
信号源８を用いてシフトレジスタ５とフリップフロップ
６とをリセットし、以後一定周期でデユーティ比の異な
る信号をデータキャリアの受信コイルに送出することに
よって行う。このようなデータキャリアに対する書込／
読出制御ユニ・ントの構成は前述した従来例に示されて
いるものと同一である。

次に本実施例の動作について説明する。まずデータの書
込み前に電源を投入すると、クリア信号源８よりシフト
レジス°り５及びフリップフロップ６に短時間Ｈレベル
の信号が与えられ、シフトレジスタ５はクリアされ、フ
リップフロップ６はリセットされる。そしてその後図示
しない書込／読出制御ユニットから書込むべき゛データ
に対応したデユーティ比で一定周期Ｔの信号が断続する
波形を人力する。例えば論理「１」ではデユーティ比が
７０％、論理ｒＱＪではデユーティ比が３０％の信号を
第２図（ロ）に示すように出力し、受信用コイルＬに与
える。そうすれば共振回路１によりその信号が受信され
、波形整形回路２によって包絡線検波されて所定のレベ
ルで弁別することにより第２図（Ｃ）に示すような信号
が得られる。この信号は単安定マルチバイブレータ４に
与えられ、第２図（イ）に示すように立上り時点からＡ
周期分遅れたデユーティ比がほぼ５０％の信号としてシ
フトレジスタ５に与えられる。最初はフリップフロップ
６はリセットされているので、波形整形回路２の出力が
マルチプレクサ３を介してそのままシフトレジスタ５に
書込まれる。シフトレジスタ５は８ビツト構成のもので
あるので、第２図（ｅ）に示すように８ビツト分のデー
タが書込まれたときにシフトレジスタ５のデータ出力端
の出力がＨレベルとなる。

このためフリップフロップ６が反転し、以後はシフトレ
ジスタ５の出力がそのままマルチプレクサ３を介してシ
フトレジスタ５の入力となる。従うてデータを送信して
もデータは重ねて書込まれず、シフトレジスタ５のデー
タは循環することとなってシフトレジスタ５にデータが
保持される。ここでシフトレジスタ５を書込みモードか
ら循環モードに変化させるためには、最初に書込むデー
タは「１」とする必要がある。こうして第２図（ｅ）に
示すようにシフトレジスタ５に信号が書込まれた後デー
タの書込みを終了する。

次にデータの読出しについて説明する。書込／読出制御
ユニットはデータキャリアからデータを読出すときには
第３図（ａ）に示すように前述したデータ書込み時の周
期と同一周期でデユーティ比が一定、例えば５０％の信
号を出力する。そうすれば共振回路１．波形整形回路２
を通してその信号が整形され、波形整形回路２より第３
図（ｂ）に示す信号が出力される。そして単安定マルチ
バイブレータ４より第３図（Ｃ）に示すように半周勘違
れた信号が得られ、この信号がシフトレジスタ５にシフ
トパルスとして加わる。従ってシフトレジスタ５からは
シフトパルスに対応して信号が第３図（（１）に示すよ
うに読出されることとなる。ここで電圧検知回路１７の
出力がＬレベルであればシフトレジスタ５からの出力は
アンド回路１２及びオア回路１４を介してアンド回路１
５に与えられ、アンド回路１５より第３図（ｅ）に示す
ように論理信号「１」が読出されたときにＨレベル、「
Ｏ」が読出されたとき「Ｌ」レベルとなる信号が出力さ
れる。そしてこの信号は単安定マルチパイプレーク１８
によってＡ周期以下の短時間、振動吸収制御信号として
振動吸収回路１９に与えられる。振動吸収回路１９は共
振回路１の両端に接続されたスイッチング素子を閉成す
るため、この信号が与えられた期間には第３図（ａ）に
示すように残響は禁止される。

従って第３図（ａ）に示すように共振回路１の両端は一
定のデユーティ比で論理信号がＨのときには残響があり
、論理信号がＯのときには残響のない信号が得られるこ
ととなる。この信号は図示しないリードライトヘッド側
でも同様にして検出されるため、リードライトヘッドは
残響の有無に基づいて第３図（ｇ）及び（ロ）に示すよ
うにシフトレジスタ５に書込まれた信号を読出すことが
できる。

一方バッテリー１６の電圧レベルが低下し電圧検知回路
１７の出力がＨレベルとなれば、シフトレジスタ５から
読出された信号は信号反転回路７のアンド回路１１．イ
ンバータ１３．オア回路１４を介してアンド回路１５に
与えられる。従って読出された信号は全て反転されて単
安定マルチバイブレータ１日に与えられることとなる。

従って全てのデータが反転してリードライトヘッド側に
伝えられる。

さて８ビツト以上を連続して読出した場合には同一のデ
ータが繰り返し出力される。データの読出しは必ずしも
８ビツト単位で行われず、データの読出しが途中で停止
した場合にもそのデータを読出すことができるようにす
る必要がある。次にこれを可能とする識別コードの構成
について説明する。データ長を例えば８ビツトとし、第
４図（ａ）に示すように最初の２ピツ）ａ、ｂ及び最後
の２ビットｃ、ｄを識別コードｉＤとし、その間の４ビ
ツトはユーザが任意に使用できるビットとする。

ここで識別コードのパターンは任意に定めることはでき
ず、以下のような制限がある。即ち最初の識別コードａ
はシフトレジスタ５を書込モードから循環モードに切換
えるため、ｌである必要がある。又最初の識別コード「
ａｂ」と最後の識別コード「ｃｄ」とを一致させると循
環してデータを読出すため、いずれか先頭の識別コード
かを判別することができなくなる。従ってａ、ｂとｃ、
　　ｄとを同時に一致させることはできない。又ユーザ
が任意に書込んだデータによって誤った位置で識別コー
ドが検出されないようにする必要がある。

それ故取り得る識別コードパターンは第４図（ｂ）のう
ち■、■、■のいずれかとなる。前述した実施例では第
２．３図に示すように■のパターンを識別コード（ＩＤ
）として用いた場合を示している。

さて書込／読出制御ユニット側ではこうして得られる８
ピントのデータの途中から読込んでも、正確にユーザが
書込んだデータを読出すことができるようにする必要が
ある。第５図はこのようなコード識別回路の一例を示す
図である。本図において書込／読出制御ユニットはデー
タ受信回路２１の出力を波形整形して８ビツトのシフト
レジスタ２２に与えるようにしている。そしてその最初
の２ビツトを夫々デジタルコンパレータ２３，２４に、
最後の２ビツトをデジタルコンパレータ２５．２６に４
えて比較する。コンパレータ２３゜２５にはシフトレジ
スタに保持していた識別コード、例えば前述した実施例
ではｒａ　ｂ」＝　’１１Ｊ’ｃｄ」＝ｒ０１」となる
ような比較値が設定されており、これらの一致出力をア
ンド回路２７によって検出する。又コンパレータ２４．
２６にはあらかじめシフトレジスタに保持していた識別
コードと反転するコード、前述した実施例では「ａｂ」
＝ｒｏｏ」、ｒｃｄ」＝’ｌｏ」となる比較値が設定さ
れており、これらの一致出力をアンド回路２８によって
検出する。又シフトレジスタ２２の中間の４ビツトの出
力端にデータを一旦保持するレジスタ２９を接続する。

そうすればアンド回路２７．２８のいずれか一方から一
致信号が得られたときには、オア回路３ｏを介してシフ
トレジスタ２２の動作を停止してその中間の４ビツトを
レジスタ２９に退避させ、このレジスタ２９からシリア
ルデータを読出す。こうすればデータキャリアのシフト
レジスタに書込んだ任意のデータを再び読出すことがで
きる。この場合には前述したようにバッテリーＩ６の電
圧が正常な場合にはアンド回路２７からの一致信号によ
って読出されており、電圧が低下すればアンド回路２日
からの一致信号によって読出れるため、この一致信号と
共に得られたデータを識別することによって書込まれた
データとバッテリーの状態とを判別することができる。

尚本実施例はデータキャリアのシフトレジスタを８ビツ
ト構威としているが、その他の構成のものについても本
発明を適用することできることはいうまでもない。例え
ば１６ビツト構威のシフトレジスタを用いる場合には、
識別コードとして例えば最初の４ビツト及び最後の４ビ
ツトを用い、その間に８ビツトの任意のデータを書込む
ようにしてもよい。又識別コードは最初と最後のビット
数を必ずしも同一とする必要はなく、任意の数を選択す
ることも可能である。

〔発明の効果］ 以上詳細に説明したように本発明によれば、シフトレジ
スタをデータキャリアのメモリとして用いている。従っ
て一旦データを書込めばそれがそのまま保持されること
となり、以後は外部から所定デユーティ比の信号を与え
ることによって繰り返してデータを読出すことができる
。又読出しが途中で停止した場合にも識別コードに挟ま
れた中間のライトデータを確実に読出すことが可能とな
る。従って極めて簡単な構成で小容量のデータキャリア
を構成することができるという効果が得られる。又デー
タキャリアのバッテリー電圧が低下した場合には、その
低下を電圧検知回路によって検出し信号反転書込によっ
てその全ての続出信号を反転させているため、バッテリ
ーの低下によるデータの喪失の恐れがなく、信頼性を向
上させることができるという効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例によるデータキャリアの構成
を示すブロック図、第２図はデータ書込み時の各部の波
形を示す波形図、第３図はデータ読出し時の各部の波形
を示す波形図、第４図はシフトレジスタに書込まれる識
別コードを含むデータの一例及び識別コードのパターン
の一例を示す図、第５図は書込／読出制御ユニット側で
用いられる識別コードを含むデータの読出し回路を示す
回路図、第６図は従来のデータキャリアの一例を示すブ
ロック図である。 １−−−−−一・共振回路　　２ ・−マルチプレクサ バイブレータ　　５゜ ７−−−−−−−・信号反転回路 １６−−−−−−−−・バッテリー Ｉ９−・−・−振動吸収回路 ・−・・−波形整形回路　　３・・・−・４．１８−・
・・−・−単安定マルチ ２２・・−・・−・シフトレジスタ ９・・・・−・−信号切換手段 １７・・−−−−−−・電圧検知回路

Claims (1)

【特許請求の範囲】
1. （１）送信モードでは識別コードを含む書込みデータに
   対応してデューティ比が異なり、受信モードではデュー
   ティ比が一定のＰＷＭ信号を受信する共振回路と、 前記共振回路に得られる受信出力を平滑して波形整形す
   る波形整形回路と、 前記波形整形回路より得られる信号がシフトパルスとし
   て与えられ、データを循環させて保持するシフトレジス
   タと、 前記シフトレジスタの出力により前記シフトレジスタに
   与えられる入力を前記整形回路の出力からシフトレジス
   タの出力に切換える信号切換手段と、 データキャリアの各部に電源を供給する電池と、前記電
   池の電圧低下を検知する電圧検知回路と、前記電圧検知
   回路により電圧の低下が検知されたときに前記シフトレ
   ジスタより読出され信号を反転する信号反転回路と、 受信モードで一定のデューティ比の信号が与えられたと
   きに前記シフトレジスタより読出された信号に基づいて
   共振回路の残響を制御する振動吸収回路と、を有するこ
   とを特徴とするデータキャリア。