JPH032358B2 - - Google Patents

Info

Publication number
JPH032358B2
JPH032358B2 JP58061866A JP6186683A JPH032358B2 JP H032358 B2 JPH032358 B2 JP H032358B2 JP 58061866 A JP58061866 A JP 58061866A JP 6186683 A JP6186683 A JP 6186683A JP H032358 B2 JPH032358 B2 JP H032358B2
Authority
JP
Japan
Prior art keywords
copper
hole
plating
electroless
nickel plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58061866A
Other languages
English (en)
Other versions
JPS59186390A (ja
Inventor
Hideo Oota
Tatsuzo Shirayoshi
Yasunori Ito
Fusao Takagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Satosen Co Ltd
Original Assignee
Satosen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Satosen Co Ltd filed Critical Satosen Co Ltd
Priority to JP6186683A priority Critical patent/JPS59186390A/ja
Priority to US06/597,315 priority patent/US4512829A/en
Publication of JPS59186390A publication Critical patent/JPS59186390A/ja
Publication of JPH032358B2 publication Critical patent/JPH032358B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 本発明は、プリント配線板の製造法、より詳し
くはスルーホールプリント配線板の製造法に関す
る。
従来、プリント配線板の製法としては種々のも
のが提案されているが、最も一般的に行なわれて
いる方法としては次の如き方法がある。即ち、銅
張積層板を用い、これに孔あけし、該孔の内壁を
含む全表面を触媒処理し、次いで全面に無電解銅
めつき又は無電解銅めつき及び電気銅めつきを行
なうことにより、上記孔内壁に20〜30μm程度の
銅めつき層を形成させる。しかる後、該孔内壁に
形成された銅めつき層を保護すべく、該孔に孔埋
め用充填剤を充填して孔埋めし、エツチングレジ
ストを用いてパターン形成し、露出している銅を
エツチングにより全て溶解除去することによりプ
リント配線板を得る。
上記方法においては、孔内壁に20〜30μm程度
の銅めつき層を形成させるため、当初から18μm
乃至は35μm程度の銅箔が貼られている銅張積層
板表面上には、合計38〜48μm又は55〜65μm程
度の銅層が形成される。ところが、この積層板上
の銅は、回路パターン部を除き全てエツチングに
より溶解除去されるため、わずか10〜30%程度が
プリント配線板の回路パターンとして残留するの
みであつて、残部の70〜90%程度はエツチング液
中に溶解除去されてしまい、銅の有効利用が行な
われていない。しかも、上記銅めつき層形成時に
は、該銅めつき層は、積層板の外周辺部ほど厚く
なる傾向が強く、形成された銅めつき層の厚さに
バラツキが生じる。しかも上記エツチングの際に
は、銅厚が大であるため及び上記銅めつき層の厚
さのバラツキのために、サイドエツチングの程度
も大となり、回路精度が劣るという欠点もある。
更に、上記孔の内壁に形成された銅めつき層をエ
ツチング液から保護すべく、孔埋め処理を必須と
するため工程が煩雑である。
また、上記と同様に、銅張積層板に孔あけし、
触媒処理し、銅めつき層を形成した後、逆パター
ンのめつきレジストを形成し、エツチングレジス
トとしてはんだまたは金めつきを行ない、上記め
つきレジストを剥離し、露出した銅をエツチング
により溶解除去することによりプリント配線板を
製造する方法もある。
この方法では、孔埋め工程が不要とはなるが、
当初から積層板に貼られていた銅箔及び形成され
た銅めつき層の大半がエツチングにより除去され
る無駄及びサイドエツチング及びこれに基づく回
路精度の低さ等の問題点は、尚、未解決のままで
ある。
本発明者は、上記現状に鑑み、前記問題点の解
消を目的として鋭意研究を重ねた。その結果、銅
張積層板に孔あけし、次いで特殊な方法で該孔の
内壁のみに、無電解ニツケルめつきを施すという
画期的な工程を採用すると共に、回路パターン形
成後に、孔及びランドを残してソルダーレジスト
でマスキングし、該孔の内壁及びランドの銅張積
層板上に無電解銅めつきを厚付けすることにより
前記従来の問題点を一挙に解消し得ることを見出
した。本発明は、この新知見に基づき完成された
ものである。
即ち、本発明は、銅張積層板に孔あけし、該孔
の内壁及び該積層板の全表面を触媒処理し、整面
により該積層板表面上の触媒を除去し、次いで 硫酸ニツケルおよび塩化ニツケルから選ばれた
少なくとも1種のニツケル塩をニツケルとして3
〜9g/、 クエン酸ナトリウムを15〜30g/及び次亜リ
ン酸ナトリウムを30〜50g/ 含有し、浴温65〜75℃、PH2.1〜2.6の無電解ニツ
ケルめつき浴に浸漬することにより、無電解ニツ
ケルめつきを上記孔内壁のみに施し、エツチング
レジストにてパターン形成し、エツチングするこ
とによりパターン部以外の銅箔を除去し、エツチ
ングレジストを剥離し、ソルダレジストでマスキ
ングし、次いで上記孔の内壁及びランドを無電解
銅めつきすることを特徴とするプリント配線板の
製造方法に係るものである。
以下、本発明を図面に従つて説明する。まず、
第1図に示すように、銅張積層板1に孔2をあけ
る。
次いで、必要に応じて脱脂、コンデイシヨニン
グ等の前処理を行なつた後、パラジウム−スズ混
合触媒等の触媒を用いて、孔2の内壁を含む全表
面を触媒処理することにより、第2図に示す如
く、触媒核3を付着させる。銅張積層板1の表面
上の触媒核3は、整面処理により除去される。こ
の整面処理は、常法に従い、バフ研磨機等を用い
て行なえばよい。かくして、第3図に示す如く、
孔2の内壁のみに触媒核が残留する。
次いで、上記の如く触媒処理された孔2の内壁
のみに、無電解ニツケルめつき4を施す。この無
電解ニツケルめつき処理は、孔2の内壁のみにニ
ツケルを析出させるものでなければならず、さも
なくば後のエツチングに支障を来たす。ところ
が、析出するニツケル金属も、それ自体が析出触
媒として作用するために、通常用いられている如
き市販の無電解ニツケルめつき液では、ニツケル
が、孔2の内壁のみならず、銅張積層板の表面に
も析出し、極端な場合では該積層板全面に析出す
ることさえある。そこで本発明者は鋭意研究した
結果、ニツケル塩をニツケルとして約3〜約9
g/、クエン酸ナトリウム約15〜約30g/及
び次亜リン酸ナトリウム約30〜50g/を含有す
る無電解ニツケルめつき液を用いることにより、
上記孔2の内壁のみに限定的に無電解ニツケルめ
つき4を施すことができることを見出した。この
めつき液のPHは、約2.1〜2.6の範囲であることが
必要で、且つめつき時の浴温は約65〜75℃とす
る。上記ニツケル塩としては、塩化ニツケル又は
硫酸ニツケルが単独又は併用して使用できる。上
記無電解めつき浴については、前記ニツケル塩、
クエン酸ナトリウム及び次亜リン酸ナトリウムの
3者の使用量、PH、めつき温度がそれぞれ上記所
定範囲内であることが重要であり、各成分の使用
量、PH又はめつき温度が上記範囲を外れる場合で
は孔2の内壁のみに限定的に無電解ニツケルめつ
き4を施すことは困難である。もつとも、上記無
電解ニツケルめつき浴には、上記孔2の内壁のみ
への限定的めつきを阻害しない添加剤成分等は随
意に配合することもできる。この無電解ニツケル
めつき浴を用いて施すべきニツケルめつき層の厚
さは、一般に約0.3μm以上とすれば充分である。
該ニツケルめつき層の厚さの上限は特にないが、
一般に約1μm程度とするのがよく、これ以上の
厚さとしてもその効果は顕著には向上しない。
次いで、本発明においては、第5図に示す如
く、エツチングレジスト5によりパターンを形成
させる。エツチングレジスト5としては、フオト
レジストでもよく、エツチングレジストインクで
もよい。これらは、いずれも公知のものが使用で
きる。
しかる後、露出している銅箔6を、エツチング
により溶解除去する。この際、孔2の内壁に施さ
れている無電解ニツケルめつき層4は、それ自体
耐エツチング性を有するので、従来法の如く孔2
内に充填物を充填する等の煩雑な処理は不要であ
る。また、エツチングにより溶解除去されるの
は、当初の銅張積層板上の銅箔のみであるから、
銅資源の節約が可能であり、また、サイドエツチ
ングの程度も少なく、従つて回路精度も向上す
る。
又無電解銅めつきのみを使用するので、高多層
(マルチレーヤー)基板、とくに孔径の小さい高
密度基板の孔内にも均一なめつき厚の確保が可能
となる。
その後、エツチングレジスト5を剥膜すると、
第6図に示す如く、孔2の内壁には無電解ニツケ
ルめつき層4が施され、孔2のランド7及び回路
パターン部8には当初の銅箔6が残留した状態と
なる。
次いで、第7図に示す如く、孔2及び孔2のラ
ンド7を除き、全表面にソルダレジスト10を施
す。そして、孔2の内壁上の無電解ニツケルめつ
き層4及びランド7の銅箔に酸処理を必要に応じ
て施し、次いで同部分に無電解銅めつきを厚付け
する。この場合、無電解銅めつき層は、厚さ約20
〜35μmとすればよい。
斯くして得られる本発明のプリント配線板は、
常法に従い、端子めつき、ソルダレベラ処理、外
形加工等を必要に応じて行ない製品とされる。
以上述べたように、本発明では、孔2の内壁の
みに限定的に無電解ニツケルめつきを行なうこと
により、従来法の孔埋め工程を省略すると共に、
最終工程で孔2の内壁及びその周辺部7に、無電
解銅めつきを施すことにより銅資源を有効利用す
るものである。また、エツチングにより溶解除去
される銅は、銅張積層板の当初の薄い銅箔のみで
あり、この点でも銅の有効利用がなされ、且つサ
イドエツチングの程度も小さく、且つ孔内の銅め
つき厚が一定の回路精度の高いプリント配線板を
得ることができる。
以下、実施例を上げて本発明をより一層詳しく
説明する。
実施例 1 厚さ35μmの銅箔を張つたガラス−エポキシ銅
張積層板22cm×17cm、厚さ0.16cm)を、孔あけ
し、脱脂、コンデイシヨニングの後、パラジウム
−スズ混合触媒を用いて、上記孔を含む全表面を
触媒処理する。次いで、バフ研磨機(#320バブ、
送りスピード1.5m/分)を用いて整面すること
により、積層板表面上のパラジウム触媒を除去す
る。促進処理後、下記組成の無電解ニツケルめつ
き浴に上記積層板を浸漬し、孔の内壁のみに無電
解ニツケルめつき層0.5μmを施す。
塩化ニツケル 25g/ クエン酸ナトリウム 20g/ 次亜リン酸ナトリウム 45g/ PH 2.4 浴 温 70℃ 次いで、エツチングレジストとしてアルカリ可
溶系エツチングレジストインクを用いて、パター
ンを形成する。これをアンモニア約200g/、
塩化アンモニウム200g/及び銅100g/から
なるエツチヤントを用いて露出している銅を溶解
除去する。しかる後エツチングレジストをカセイ
ソーダ溶液で溶解して剥離する。
次いでソルダレジスト印刷をし、孔及びランド
を除き、永久マスキングする。露出している孔の
内壁上の無電解ニツケルめつき層及びランドの銅
箔を、酸処理し、次いでその上に無電解銅めつき
を厚付けする。
斯くして、回路精度の高いプリント配線板を有
利に製造することができた。
比較例 1 (a) 実施例1と同様にして孔の内壁にのみ触媒核
を残留させた銅張積層板を製造し、促進処理を
行なう。次いで、ニツケルめつき浴のPHを3に
調節した以外は実施例1と同様の無電解ニツケ
ルめつき浴に上記積層板を浸漬して無電解めつ
きを行なつたところ、浸漬後約7分で孔の内壁
のみならず、積層板の銅箔表面の一部にもニツ
ケルめつきが析出した。
(b) 実施例1と同様にして孔の内壁にのみ触媒核
を残留させた銅張積層板を製造し、促進処理を
行なう。次いで、ニツケルめつき浴のPHを1.9
に調節した以外は実施例1と同様の無電解ニツ
ケルめつき浴に上記積層板を浸漬して無電解め
つきを行なつたところ、ニツケルめつきの析出
速度が極めて遅く、実用的ではなかつた。な
お、更にめつきを継続したところ、上記孔の出
口に比し、孔の中央部の内壁のニツケルめつき
皮膜が極めて薄い不均一な厚さのニツケルめつ
き層しか形成されなかつた。
比較例 2 (a) 実施例1と同様にして孔の内壁にのみ触媒核
を残留させた銅張積層板を製造し、促進処理を
行なう。次いで、ニツケルめつき浴の温度を60
℃に調節した以外は実施例1と同様の無電解ニ
ツケルめつき浴に上記積層板を浸漬して無電解
めつきを試みたところ、ニツケルめつきは析出
しなかつた。
(b) 実施例1と同様にして孔の内壁にのみ触媒核
を残留させた銅張積層板を製造し、促進処理を
行なう。次いで、ニツケルめつき浴の温度を80
℃に調節した以外は実施例1と同様の無電解ニ
ツケルめつき浴に上記積層板を浸漬して無電解
めつきを行なつたところ、めつき時間約5分位
から、積層板の銅箔表面の一部にもニツケルめ
つきが析出した。
また、ニツケルめつき浴の温度を85℃以上に
すると、浴が不安定となり、分解を生じて、浴
中でのニツケル析出が発生し、めつき不能とな
つた。
比較例 3 (a) 実施例1と同様にして孔の内謀にのみ触媒核
を残留させた銅張積層板を製造し、促進処理を
行なう。次いで、ニツケルめつき浴中の次亜リ
ン酸ナトリウム濃度を25g/に調節した以外
は実施例1と同様の無電解ニツケルめつき浴に
上記積層板を浸漬して無電解めつきを試みたと
ころ、ニツケルめつきは析出しなかつた。
(b) 実施例1と同様にして孔の内壁にのみ触媒核
を残留させた銅張積層板を製造し、促進処理を
行なう。次いで、ニツケルめつき浴中の次亜リ
ン酸ナトリウム濃度を56g/に調節した以外
は実施例1と同様の無電解ニツケルめつき浴に
上記積層板を浸漬して無電解めつきを行なつた
ところ、浴が不安定となり、分解を生じて、浴
中でのニツケル析出が発生し、めつき不能とな
つた。
(c) 実施例1と同様にして孔の内壁にのみ触媒核
を残留させた銅張積層板を製造し、促進処理を
行なう。次いで、ニツケルめつき浴中のクエン
酸ナトリウム濃度を35g/に調節し、次亜リ
ン酸ナトリウム濃度を55g/に調節した以外
は実施例1と同様の無電解ニツケルめつき浴
に、上記積層板を浸漬して無電解めつきを試み
たところ、クエン酸ナトリウムおよび次亜リン
酸ナトリウムがニツケル金属に対して過多とな
るためか、ニツケルめつきは析出しなかつた。
【図面の簡単な説明】
第1図〜第7図は、本発明に従いプリント配線
板を製造する方法を示す工程図である。 1……銅張積層板、2……孔、3……触媒核、
4……無電解ニツケルめつき、5……エツチング
レジスト、6……銅箔、7……ランド、8……回
路パターン部、10……ソルダレジスト。

Claims (1)

  1. 【特許請求の範囲】 1 銅張積層板に孔あけし、該孔の内壁及び該積
    層板の全表面を触媒処理し、整面により該積層板
    表面上の触媒を除去し、次いで 硫酸ニツケルおよび塩化ニツケルから選ばれた
    少なくとも1種のニツケル塩をニツケルとして3
    〜9g/、 クエン酸ナトリウムを15〜30g/及び次亜リ
    ン酸ナトリウムを30〜50g/ 含有し、浴温65〜75℃、PH2.1〜2.6の無電解ニツ
    ケルめつき浴に浸漬することにより、無電解ニツ
    ケルめつきを上記孔内壁のみに施し、エツチング
    レジストにてパターン形成し、エツチングするこ
    とによりパターン部以外の銅箔を除去し、エツチ
    ングレジストを剥膜し、ソルダレジストでマスキ
    ングし、次いで上記孔の内壁及びランドを無電解
    銅めつきすることを特徴とするプリント配線板の
    製造方法。
JP6186683A 1983-04-07 1983-04-07 プリント配線板の製造方法 Granted JPS59186390A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6186683A JPS59186390A (ja) 1983-04-07 1983-04-07 プリント配線板の製造方法
US06/597,315 US4512829A (en) 1983-04-07 1984-04-06 Process for producing printed circuit boards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6186683A JPS59186390A (ja) 1983-04-07 1983-04-07 プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JPS59186390A JPS59186390A (ja) 1984-10-23
JPH032358B2 true JPH032358B2 (ja) 1991-01-14

Family

ID=13183468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6186683A Granted JPS59186390A (ja) 1983-04-07 1983-04-07 プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JPS59186390A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6295893A (ja) * 1985-10-23 1987-05-02 株式会社日立製作所 プリント板の製造方法
JPH04196384A (ja) * 1990-11-28 1992-07-16 Hitachi Ltd 高密度プリント基板及びその製造方法
JPH062746U (ja) * 1992-06-10 1994-01-14 アルプス電気株式会社 多層印刷配線基板
EP0584386A1 (de) * 1992-08-26 1994-03-02 International Business Machines Corporation Leiterplatte und Herstellungsverfahren für Leiterplatten

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56135996A (en) * 1980-03-03 1981-10-23 Schering Ag Method of chemically and/or electrically selectively depositing metal film and method of producing printed wire

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56135996A (en) * 1980-03-03 1981-10-23 Schering Ag Method of chemically and/or electrically selectively depositing metal film and method of producing printed wire

Also Published As

Publication number Publication date
JPS59186390A (ja) 1984-10-23

Similar Documents

Publication Publication Date Title
US4512829A (en) Process for producing printed circuit boards
US3628999A (en) Plated through hole printed circuit boards
US3672986A (en) Metallization of insulating substrates
US3666549A (en) Method of making additive printed circuit boards and product thereof
EP0475567A2 (en) Method for fabricating printed circuits
US3799816A (en) Metallizing insulating bases
US4847114A (en) Preparation of printed circuit boards by selective metallization
US4144118A (en) Method of providing printed circuits
JPS6252480B2 (ja)
US4759952A (en) Process for printed circuit board manufacture
US5770032A (en) Metallizing process
JPS6257120B2 (ja)
JPH032358B2 (ja)
JPH04100294A (ja) プリント配線板の製造方法
US5792248A (en) Sensitizing solution
JPS58202589A (ja) プリント回路板の製造方法
IE49971B1 (en) Manufacture of printed circuits
JPS63129692A (ja) プリント配線板の製法
JPS59185771A (ja) めつき方法
JPH04188696A (ja) プリント配線板の製造方法
KR0142407B1 (ko) 구리 천공 인쇄 배선판의 제조방법
JPS62599B2 (ja)
Chiang et al. Research on applying direct plating to additive process for printed circuit board
JPS6363630B2 (ja)
JPS62149884A (ja) 無電解銅めつきの前処理方法