JPH03235537A - 回線データ多重化位置割当方式 - Google Patents
回線データ多重化位置割当方式Info
- Publication number
- JPH03235537A JPH03235537A JP3285490A JP3285490A JPH03235537A JP H03235537 A JPH03235537 A JP H03235537A JP 3285490 A JP3285490 A JP 3285490A JP 3285490 A JP3285490 A JP 3285490A JP H03235537 A JPH03235537 A JP H03235537A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- circuit
- multiplexed
- line data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔・産業上の利用分野〕
本発明は複数の通信回線のデータを任意の順序で多重化
しかつデータの偶数ビットを反転させる多重化方式に関
し、特に回線データ多重化位置割当方式に関する。
しかつデータの偶数ビットを反転させる多重化方式に関
し、特に回線データ多重化位置割当方式に関する。
従来、複数(n)通信回線の回線データと各回線の回線
制御データとも多重化して回線データの位置のみの偶数
ビットを反転させて送出する多電化装置において、回線
制御データが割当てられる位置にn+1本目0通信回線
の回線データを挿入する場合、多重化回路で偶数偶数ビ
ットが反転されないため、多重化前に偶数ビットを反転
させておく必要がある。
制御データとも多重化して回線データの位置のみの偶数
ビットを反転させて送出する多電化装置において、回線
制御データが割当てられる位置にn+1本目0通信回線
の回線データを挿入する場合、多重化回路で偶数偶数ビ
ットが反転されないため、多重化前に偶数ビットを反転
させておく必要がある。
このため、従来の多重化装置は第2図に示す様な構成に
なっている。多重化回路9は回線データを取り込むため
の多重化タイミング信号3と割当位置指定信号4とを各
回線のデータ送出タイミング発生回路10に出力する。
なっている。多重化回路9は回線データを取り込むため
の多重化タイミング信号3と割当位置指定信号4とを各
回線のデータ送出タイミング発生回路10に出力する。
データ送出回路8にデータ送出タイミング発生回路10
からのデータ送出タイミング信号5が送られると、その
回線のデータが多重化回路9に送出される。回線制御デ
ータか割当てられる位置に挿入されるn+1本目の回線
のデータは多重化回路って偶数ビットか反転されないた
め、偶数ビット反転回路7において偶数ビットを反転さ
せてから多重化回路9へ送出する。
からのデータ送出タイミング信号5が送られると、その
回線のデータが多重化回路9に送出される。回線制御デ
ータか割当てられる位置に挿入されるn+1本目の回線
のデータは多重化回路って偶数ビットか反転されないた
め、偶数ビット反転回路7において偶数ビットを反転さ
せてから多重化回路9へ送出する。
しかしながら、従来の構成では、n+1本目の回線のデ
ータは偶数ビット反転回路で偶数ビットを反転させてい
るなめ、多重化回路で偶数ビットか反転される回線デー
タが多重化される位置に割当てを指定することができな
い。
ータは偶数ビット反転回路で偶数ビットを反転させてい
るなめ、多重化回路で偶数ビットか反転される回線デー
タが多重化される位置に割当てを指定することができな
い。
本発明の回線データ多重化位置割当方式は、複数の通信
回線の回線データと回線制御データとを時分割で多重化
し多重化データのうち前記回線データの位置にある偶数
ビットを反転する多重化方式において、前記回線制御デ
ータを多重化する位置に前記回線制御データに代替して
他の前記回線データを挿入し、前記回線データのそれぞ
れを任意の位置に割当てる第1の手段と、前記回線制御
データを多重化する位置に割当てられる前記回線データ
の偶数ビットを多重化前に反転する第2の手段とを備え
る。
回線の回線データと回線制御データとを時分割で多重化
し多重化データのうち前記回線データの位置にある偶数
ビットを反転する多重化方式において、前記回線制御デ
ータを多重化する位置に前記回線制御データに代替して
他の前記回線データを挿入し、前記回線データのそれぞ
れを任意の位置に割当てる第1の手段と、前記回線制御
データを多重化する位置に割当てられる前記回線データ
の偶数ビットを多重化前に反転する第2の手段とを備え
る。
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を示す構成図である。回線デ
ータ1を偶数ビット反転回路7を通し、データ送出回路
8に入力する。多重化回路9は送出データ2を出力させ
るための多重化タイミング信号3と各回線のデータを任
意の位置に割当てることを指定するための割当位置指定
信号4とをデータ送出タイミング発生回路10に出力す
る。n+1番目の回線のデータ送出タイミング発生回路
10は多重化タイミング信号3と割当位置指定信号4と
からn+1番目の回線のデータをどの位置に多重化する
かの情報を読み取り、それに従って多重化回路9にデー
タを送出するためのデータ送出タイミング信号5をデー
タ送出回路8に出力し、データ送出回路8から回線デー
タが出力される。
ータ1を偶数ビット反転回路7を通し、データ送出回路
8に入力する。多重化回路9は送出データ2を出力させ
るための多重化タイミング信号3と各回線のデータを任
意の位置に割当てることを指定するための割当位置指定
信号4とをデータ送出タイミング発生回路10に出力す
る。n+1番目の回線のデータ送出タイミング発生回路
10は多重化タイミング信号3と割当位置指定信号4と
からn+1番目の回線のデータをどの位置に多重化する
かの情報を読み取り、それに従って多重化回路9にデー
タを送出するためのデータ送出タイミング信号5をデー
タ送出回路8に出力し、データ送出回路8から回線デー
タが出力される。
回線データが多重化される位置が本来回線制御データが
挿入される位置に指定された場合には、データ送出タイ
ミング発生口#!10から偶数ビット反転回路7へ偶数
ビット反転命令6が出力され、偶数ヒツト反転回路7に
おいて回線データの偶数ビットが反転される。
挿入される位置に指定された場合には、データ送出タイ
ミング発生口#!10から偶数ビット反転回路7へ偶数
ビット反転命令6が出力され、偶数ヒツト反転回路7に
おいて回線データの偶数ビットが反転される。
以上説明したように本発明によれば、回線制御データが
多重化される位置に回線データを挿入する場合のみ偶数
ビットを反転することにより、任意の位置に回線データ
を多重化することができる。
多重化される位置に回線データを挿入する場合のみ偶数
ビットを反転することにより、任意の位置に回線データ
を多重化することができる。
令、7・・・偶数ビット反転回路、8・・・データ送出
回路、9・・・多重化回路、10・・・データ送出タイ
ミング発生回路。
回路、9・・・多重化回路、10・・・データ送出タイ
ミング発生回路。
Claims (1)
- 複数の通信回線の回線データと回線制御データとを時分
割で多重化し多重化データのうち前記回線データの位置
にある偶数ビットを反転する多重化方式において、前記
回線制御データを多重化する位置に前記回線制御データ
に代替して他の前記回線データを挿入し前記回線データ
のそれぞれを任意の位置に割当てる第1の手段と、前記
回線制御データを多重化する位置に割当てられる前記回
線データの偶数ビットを多重化前に反転する第2の手段
とを備えることを特徴とする回線データ多重化位置割当
方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3285490A JPH03235537A (ja) | 1990-02-13 | 1990-02-13 | 回線データ多重化位置割当方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3285490A JPH03235537A (ja) | 1990-02-13 | 1990-02-13 | 回線データ多重化位置割当方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03235537A true JPH03235537A (ja) | 1991-10-21 |
Family
ID=12370427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3285490A Pending JPH03235537A (ja) | 1990-02-13 | 1990-02-13 | 回線データ多重化位置割当方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03235537A (ja) |
-
1990
- 1990-02-13 JP JP3285490A patent/JPH03235537A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3644680A (en) | Time-assignment speech-interpolation control system | |
EP0126484B1 (en) | Time switch in a time division switching network | |
US6259703B1 (en) | Time slot assigner for communication system | |
JPH03235537A (ja) | 回線データ多重化位置割当方式 | |
US5764642A (en) | System for combining data packets from multiple serial data streams to provide a single serial data output and method therefor | |
JP2675208B2 (ja) | 同報通信制御方法 | |
CA2109007C (en) | Time slot assigner for communication system | |
US5422886A (en) | System which achieves efficient utilization of buses for selectively interconnecting communication lines | |
JP3042084B2 (ja) | インタフェース回路 | |
JP2833801B2 (ja) | データ多重転送方式 | |
JPH0323017B2 (ja) | ||
KR100210780B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 데이터 정합회로 | |
KR970006787B1 (ko) | 데이타 다중화 장치 | |
JPH0629952A (ja) | 時分割多重回線のcrcチェック方式 | |
JP2588226B2 (ja) | 時分割多重装置 | |
JPH07131436A (ja) | 同期多重変換装置 | |
JPH03293830A (ja) | 時分割多重伝送方式 | |
JPS61150544A (ja) | ノ−ド内ポイント・ツウ・ポイント通信方式 | |
JPS63227229A (ja) | 多重化伝送方法および多重化伝送装置 | |
JPH06266656A (ja) | バス通信装置 | |
JPS63174437A (ja) | 高速デイジタル多重バスへの制御信号多重化方式 | |
JPS62139434A (ja) | 暗号化機能付多重化装置 | |
JPS6316735A (ja) | パケツト多重アクセス通信方式 | |
JPH0194731A (ja) | 時分割多重化装置 | |
JPS61208394A (ja) | 時分割多重交換方式 |