JPH03231584A - デジタル画像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、簡易標準方式変換機能を備えたデジタル画像
信号処理装置に関する。

〔従来の技術〕

家庭用のビデオテープレコーダ（ＶＴＲ）にデジタルメ
モリを設けて映像信号をデジタル処理する画像信号処理
技術が実用化されている。例えば、「三菱電機技報Ｊ　
Ｖｏｌ、６２．ＮＯ，１１，１２〜Ｌ７頁″ホームデジ
タルビデオ用システムＬＳＩキット″に記載のように、
ＶＴＲにデジタルメモリを内蔵させ、スチル（ノイズレ
ス）、スピードサーチ（ノイズレス）、ピクチャ・イン
・ピクチャ、モザイク、ソラリゼーション、マルチ画面
等の特殊モードの画像処理を可能としたものが知られて
いる。

以下、映像画面の中に異なる映像を縮小して合成するピ
クチャ・イン・ピクチャ技術について説明する。

第５図は従来技術によるデジタル画像信号処理装置の一
例を説明するブロック図である。

同図において、まず第１映像信号入力端子１から入力し
た映像信号は同期分離回路２と合成スイッチ３に印加さ
れる。同期分離回路２は入力信号から水平同期信号と垂
直同期信号を分はして取り出し、これを読み出し系水平
同期信号（ＲＩＩＤ）と読み出し系垂直同期信号（ＲＶ
Ｄ）としてメ、モリ制御回路（メモリコントローラ）４
に与える。

また、第２映像信号入力端子５から入力した映像信号は
ローパスフィルタ（ＬＰＦ）　６とバンドパスフィルタ
（ＢＰＦ）　７と同期分離回路８に印加される。（ＬＰ
Ｆ）　６は入力信号から輝度信号を分難じて取り出し、
これをアナログ／デジタル変換器（Ａ／Ｄコンバータ）
９に与える。また、（ＢＰＦ）７は入力信号から色信号
を分離して取り出し、これをＮＴＳＣ方式色信号復調器
（ＮＴＳＣデコーダ）１０に与える。また、同期分離回
路８は入力信号から水平同期信号と垂直同期信号を分離
して取り出し、これを書き込み系水平同期信号（υＨＤ
）と書き込み系垂直同期信号（ＩｉｌＶＤ）としてメモ
リコントローラ４に与える。

ＮＴＳＣデコーダ１０は色信号を色差信号（Ｒ−Ｙ信号
、８−Ｙ信号）に復調し、マルチプレクサ（ＭＰＸ）１
１でこのＲ−’／信号、Ｂ−Ｙ信号を一画素毎に交互に
繰り返して切換え、点順次信号に変換する。この点順次
信号はＡ／Ｄコンバータ１２でデジタル俳号に変換され
、デジタルメモリ１３に供給される。

他方、Ａ／Ｄコンバータ９の出力はデジタルメモリ１３
に供給される。デジタルメモリ１３はメモリコントロー
ラ４の制御のちとに入力した輝度信号。

色差信号を書き込み、また読み出す。ここで、デジタル
メモリ１３信号を書き込むタイミングは同期信号分離回
路８の出力（ｖｖｏ、　ｔｙｌｌｏ）により、また読み
出すタイミングは同期分離回路２の出力（ＲＶＤ。

ＲＨＤ）で与えられる。

デジタルメモリ１３から読み出された輝度信号はデジタ
ル／アナログ変換器（Ｄ／Ａコンバータ）１４でアナロ
グ信号に変換されて混合器１５に印加される。

一方、デジタルメモリ１３から読み出された色差信号は
それぞれＤ／Ａコンバータ１６，１７でアナログのＲ−
Ｙ信号とＢ−Ｙ信号に変換され、エンコーダ１８に与え
られる。エンコーダ１８はこれらの色差信号から色信号
を作成して混合器１５に与える。混合器１５の出力は合
成スイッチ３で第１映像信号と合成され、映像信号出力
端子１９から出力される。合成スイッチ３はメモリコン
トローラ４によって制御される。この処理過程で、メモ
リコントローラ４は今の場合第２映像信号を縮小するよ
うにデジタルメモリ１３の制御を行う。また、たとえば
ソラリゼーションのモードでは、合成スイッチ３を混合
器１５側に固定し、メモリコントローラ４は第２映像信
号を縮小せずに出力するようにデジタルメモリ１３を制
御してＡ／Ｄコンバータ９　、１２．　Ｄ／Ａコンバー
タ１４，１６．１７の分解能を落として油絵のような効
果を出している。

〔発明が解決しようとする課題〕

上記従来技術のＶＴＲ，たとえばＮＴＳＣ方式ＶＴＲで
ＰＡＬ方式あるいはＳＥＣＡＭ方式のテレビジョン信号
（映像信号）を記録再生しようとすると、誤動作して正
常な画像が得られない。

本発明の目的は、複数の標準方式の相互間、或いはある
標準方式から他の標準方式への方式変換が簡単な構成で
実効できるようにしたＶＴＲ等に適用して好適なデジタ
ル画像信号処理装置を提供することにある。

本発明の他の目的は、走査線が減少する方向に交換を行
う場合に、変換する映像信号の画面位置（切り捨てる画
面位置）を任意に設定できるようにしたデジタル画像信
号処理装置を提供することにある。

本発明のさらに他の目的は、走査線が増加する方向に変
換を行う場合に、変換された映像信号を示す画面位置（
余白画面位置）を任意に設定できるようにしたデジタル
画像信号処理装置を提供することにある。

〔課題を解決するための手段〕

上記目的は、ＶＴＲにデジタルメモリを何え、このデジ
タルメモリの読み出しタイミングを制御する信号を発生
する機能を有する手段を設け、走査線数、フィールド周
波数を変える構成としたことにより達成される。

上記他の目的は、書き込み開始タイミングを決める信号
を遅延手段を用いて適宜遅延される構成としたことによ
り達成される。

上記さらに他の目的は、読み出し開始タイミングを決め
る信号を遅延手段を用いて適宜遅延される構成としたこ
とにより達成される。

〔作用〕

同期信号発生回路は入力映像信号と異なる標準方式の水
平同期信号および垂直同期信号をメモリコントローラに
与える。メモリコントローラはこの信号をデジタルメモ
リから映像信号を読み出すタイミングに用いる。これに
よって、入力映像信号の走査線数やフィールド周波数を
変えることができる。

〔実施例〕

以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の第１実施例を説明するブロック図であ
って、前記第５図の構成と異なる点は第１映像入力端子
１、同期信号分離回路２１合成スイッチ３、ＮＴＳＣエ
ンコーダ１８を削除し、ＰＡＬ方式同期信号発生回路２
０とＰＡＬ方式色信号変調器（ＰＡＬエンコーダ）２１
が増加されている点である。その他第５図と同一符号は
同一部分に対応する。

同図において、まず第２映像信号入力端子５殻入力した
映像信号はＬＰＦ　６とＢＰＦ　７と同期分離回路８に
印加される。ＬＰＦ６は入力信号から輝度信号Ｙを分離
して取り出し、これをＡ／Ｄコンバータ９に与える。ま
た、ＢＰＦ７は入力信号から色信号Ｃを分離して取り出
し、これをＮＴＳＣデコーダ１０に与える。

同期分離回路８は入力信号から水平同期信号と垂直同期
信号を分離して取り出し、これを書き込み系水平同期信
号（ＷＨＤ）と書き込み系垂直同期信号（ＷＶＤ）とし
てメモリコントローラ４に与える。

ＮＴＳＣデコーダｌＯは色信号を色差信号（Ｒ−Ｙ　。

Ｂ−Ｙ）に復調し、ＭＰＸ　１１でこのＲ−Ｙ信号とＢ
−Ｙ信号を一画素毎に交互に繰り返して切換え、点順次
信号に変換する。この点順次信号はＡ／Ｄコンバータ１
２でデジタル信号に変換され、デジタルメモリ１３に供
給される。

他方、Ａ／Ｄコンバータ９の出力はデジタルメモリ１３
に供給される。メモリコントローラ４はＷＶＤ、υ＋１
０のタイミングでデジタルメモリ１３に輝度信号９色差
信号を書き込む。上記ＷＶＯはメモリの書き込み開始を
制御し、またＷＨＤはその書き込みタイミングを制御す
る。

ＰＡＬ方式同期信号発生回路２０はＰＡＬ方式の水平同
期信号と垂直同期信号を発生し、それぞれをメモリコン
トローラ４に読み出し系水平同期信号（ＲＩＩＯ）と読
み出し系垂直同期信号（ＲＶＤ）として入力する。メモ
リコントローラ４はＲＶＤ、　ＲＨＤのタイミングでデ
ジタルメモリ１３から輝度信号、色差信号を読み出す。

ＲＶＤは読み出し開始を、またＲＨＤは読み出しタイミ
ングをそれぞれ制御する。デジタルメモリ１３から読み
出された輝度信号はＤ／Ａコンバータ１４でアナログ信
号Ｙに変換されて混合器１５に印加される。

一方デジタルメモリ１３から読み出された色差信号はそ
れぞれＤ／Ａコンバータ１６．１７でアナログのＲ−Ｙ
信号とＢ−Ｙ信号に変換され、ＰＡＬエンコーダ２１に
与えられる。ＰＡＬエンコーダ２１は色差信号（Ｒ−Ｙ
信号とＢ−Ｙ信号）から色信号Ｃを作成し。

混合器１５に与える。混合器１５の出力は映像信号出力
端子１９からＰＡＬ方式の映像信号として出力される。

これにより、ＮＴＳＣ方式からＰＡＬ方式への変換が可
能となる。

また、ＰＡＬ方式からＮＴＳＣ方式への変換は、ＮＴＳ
Ｃデコーダ１０をＰＡＬ方式のデコーダに、　ＰＡＬエ
ンコーダ２１をＮＴＳＣのエンコーダに、ＰＡＬ方式同
期信号発生回路２０をＮＴＳＣ方式の同期信号発生回路
に、それぞれ替えて第２映像信号入力端子５からＰＡＬ
方式の映像信号を入力させればよい。

この実施例によれば、従来のデジタル画像処理機能をも
つＩＣを変更することなく方式変換機能を持たせること
ができる。また、同期信号発生回路はＯＳ　Ｄ　（Ｏｎ
　５ｃｒｅｅｎ　Ｄｉｓｐｌａｙ）　Ｉ　Ｃを使用する
ことにより容易に実現できる。

次に、本発明の第２の実施例を説明する。

第２図は本発明の第２実施例を説明するブロック図であ
って、この実施例では前記第１図の実施例にＰＡＬ／Ｎ
ＴＳＣ方式兼用同期信号発生回路２２、　ＢＰＦ２３．
　ＰＡＬデコーダ２４、切換えスイッチ２５゜２６．２
７と方式判別信号入力端子２９を追加してＰＡＬ方式と
ＮＴＳＣ方式相互間の方式変換を行うようにしたもので
ある。

同図において、第２映像信号入力端子５から入力した映
像信号はＢＰＦ２３にも追加され、入力信号から色信号
Ｃを分離して取り出し、これをＰＡＬデコーダ２４に与
える。ＰＡＬデコーダ２４は色信号を色差信号（Ｒ−Ｙ
信号、Ｂ−Ｙ信号）に復調し、それぞれ切換えスイッチ
２５．２６に与える。また、ＢＰＦ７を通りＮＴＳＣデ
コーダ１０で復調された色差信号もそれぞれ切換えスイ
ッチ２５．２６に与えられる。切換えスイッチ２５．２
６は方式判別信号入力端子２８がら入力される第２映像
信号の方式判別信号により常に入力信号に合った方式で
復調された色差信号がＭＰＸＩＩに入力されるように制
御される。にＰＸＩＩではこの色差信号が点順次信号に
変換され、Ａ／Ｄコンバータ１２でデジタル信号に変換
され、デジタルメモリ１３に供給される。

他方、ＬＰＦ６で分はされた輝度信号は、第１実施例の
場合と同様に、デジタルメモリ１３に供給される。メモ
リコントローラ４は同期分離回路８で分離されたｗｖｏ
　、υ＋１０タイミングでデジタルメモリ１３に輝度信
号９色差信号を書き込む。

ＰＡＬ／ＮＴＳＣ方式兼用同期信号発生回路２２ば、方
式変換信号入力端子２９の信号によって制御され、出力
をＮＴＳＣ方式とする場合はＮＴＳＣ方式の水平同期信
号と垂直同期信号を、またＰＡＬ方式とする場合にはＰ
ＡＬ方式の水平同期信号と垂直同期信号を発生する。そ
れぞれの信号はメモリコントローラ４にＲＨＤとＲＶＤ
として入力され、そのタイミングでデジタルメモリ１３
から輝度信号２色差信号を読み出す。読み出された輝度
信号はＤ／Ａコンバータ１４でアナログ信号Ｙに変換さ
れて混合器１５に印加される。

一方、デジタルメモ１７１３から読み出された色差信号
は、それぞれＤ／Ａコンバータ１６．１７でアナログの
Ｒ−Ｙ信号と１３−Ｙ信号に変換され、ＮＴＳＣエンコ
ーダ１８とＰＡＬエンコーダ２１に与えられ、それぞれ
の方式で変調される。変調された色信号Ｃはそれぞれ切
換えスイッチ２７に印加され、方式変換信号入力端子２
９の信号によって所望の方式の色信号Ｃが混合器１５に
印加されるように制御される。混合器１５の出力は映像
信号出力端子１９から所望の方式に変換された映像信号
として出力される。これにより、ＮＴＳＣ方式とＰＡＬ
方式相互間の変換が可能となる。

この実施例によれば、従来のデジタル画像処理機能を持
つＩＣを変更することなく双方向の方式変換ができる。

第３図は本発明の第３実施例を説明するブロック図であ
って、前記第１図に示した回路をＰＡＬ方式からＮ’Ｔ
ＳＣ方式への変換に用いる回路に遅延回路３０が追加さ
れている。第１図の構成と異なる点は、同期分離回路８
の出力である書き込み系水平同期信号（ＷＨＤ）と書き
込み系垂直同期信号（ｗｖＤ）のうちＩＩＩＶＤを遅延
回路３０に印加し、任意の時間遅延させたのちメモリコ
ントローラ４に入力させるようにした点である。

この実施例によれば、例えばＰＡＬ方式（走査線６２５
本）をＮＴＳＣ方式（走査線５２５本）に変換する場合
、ＰＡＬ方式の方が走査線数が多いため、画面全部を変
換後に表示することができず、この走査線数の差だけ画
面を切り捨てなければならないが、ＷＶＤはデジタルメ
モリに映像信号を書き込み始めるタイミングを制御する
信号であるため、この信号を遅延させると本来画面の一
番上から書き込みを開始し画面下部を切り捨てていたも
のが、画面の途中から書き込みを始めることにより画面
の上部と下部とを適度に切り捨てるように調整すること
ができる。

第４図は本発明の第４実施例を説明するブロック図であ
って、前記第１図の構成に遅延回路３１を追加したもの
である。そして、第１図の構成と異なる点は、ＰＡＬ方
式同期信号発生回路３１の出力である読み出し系水平同
期信号（ＲＩＩ　Ｄ　）と’Ｊ２み出し系垂直同期信号
（ＲＶＤ）のうちＲＶＤを遅延回路３１に印加し、任意
の時間遅延させた後メモリコントローラ４に入力させる
構成とした点である。

同図の構成により、例えばＮＴＳＣ方式（走査線５２５
本）をＰＡＬ方式（走査線６２５本）に変換する場合、
ＮＴＳＣ方式の方が走査線数が少ないため、変換後に画
面全部に表示することができず、走査線の差だけ画面に
余白ができるが、ＲＶＤはデジタルメモリから映像信号
を読み出し始めるタイミングを制４゜ 御する信号であるため、この信号を遅延させると本来画
面の一番上から変換映像を表示し画面下部に余白を表示
していたものが、画面の途中から表示を始めることによ
り画面の上部と下部に適度に余白を表示するように調整
することができる。

〔発明の効果〕

以上説明したように、本発明によれば、デジタル画像信
号処理用のＩＣに簡単な回路を追加することで各標準方
式の変換をすることができる。また、そのデジタル信号
処理ＩＣとして汎用のＩＣを用いた場合は、開発期間も
短縮できると共に低価格で所望の機能を実現でき、上記
従来技術の問題を解決して優れた機能のデジタル画像信
号処理装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を説明するブロック図、
第２図は本発明の第２実施例を説明するブロック図、第
３図は本発明の第３実施例を説明するブロック図、第４
図は本発明の第４実施例を説明するブロック図、第５図
は従来技術によるデジタル画像信号処理装置の一例を説
明するブロック図である。 ４・・・メモリコントローラ、５・・・第２映像信号入
力端子、６・・・ＬＰＦ、７・・・ＢＰＦ、８・・・同
期分離回路、９，１２・・・Ａ／Ｄコンバータ、１０・
・・ＮＴＳＣエンコーダ、１１　・−１４ＰＸ、１３−
・・デジタルメモリ、１４．１６゜１７・・・Ｄ／Ａコ
ンバータ、１９・・・映像信号出力端子、２０・・・Ｐ
ＡＬ方式同期信号発生回路、２１・・・ＰＡＬ方式色信
号変調器（ＰＡＬエンコーダ）。 竿 図 第 ３ 圓 ｈ−＋ 失　牛 図

Claims (1)

1. 【特許請求の範囲】 １、フィールドメモリまたはフレームメモリで構成され
   るデジタルメモリ、アナログ／デジタル変換器、メモリ
   制御回路および同期分離回路を備え、入力画像信号をデ
   ジタルメモリによって処理し出力するデジタル画像信号
   処理装置において、入力画像信号の方式と異なる方式の
   タイミングを有する水平同期信号と垂直同期信号とを出
   力する同期信号発生回路を設け、この同期信号発生回路
   からの水平同期信号と垂直同期信号で上記デジタルメモ
   リに書き込んだ入力画像信号を読みだすことにより、走
   査線数、フィールド周波数等が入力画像信号と異なる画
   像信号として出力することを特徴とするデジタル画像信
   号処理装置。 ２、請求項１において、遅延回路と、入力映像信号から
   前記同期分離回路を用いて前記デジタルメモリへ信号を
   書き込み始めるタイミングとなる垂直同期信号を分離し
   、上記遅延回路により上記垂直同期信号を任意の時間遅
   延させたものを前記メモリ制御回路に与えることにより
   、前記デジタルメモリに映像信号の取り込みを始めるタ
   イミングを任意に設定する回路とを具備し、走査線が減
   少／増加する方向に変換を行う構成を備えたことを特徴
   とするデジタル画像信号処理装置。