JPH03231568A - Synchronizing separator circuit - Google Patents

Synchronizing separator circuit

Info

Publication number
JPH03231568A
JPH03231568A JP2660290A JP2660290A JPH03231568A JP H03231568 A JPH03231568 A JP H03231568A JP 2660290 A JP2660290 A JP 2660290A JP 2660290 A JP2660290 A JP 2660290A JP H03231568 A JPH03231568 A JP H03231568A
Authority
JP
Japan
Prior art keywords
comparator
level
video signal
circuit
sync
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2660290A
Other languages
Japanese (ja)
Inventor
Toshiaki Yada
矢田 俊朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2660290A priority Critical patent/JPH03231568A/en
Publication of JPH03231568A publication Critical patent/JPH03231568A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Abstract

PURPOSE:To attain stable synchronizing separation by extracting a current when a synchronizing signal crosses a threshold level of a 1st comparator and the synchronizing signal does not cross a threshold level of a 2nd comparator to prevent a level of a synchronizing signal tip of an inputted video signal from being boosted. CONSTITUTION:Suppose that a brightness of an input video signal is decreased suddenly and the amplitude is decreased, then the level of the clamped SYNC tip is boosted and the level enters between a threshold level of a comparator 2 and a threshold level of a comparator 3, then the two comparators output a high level simultaneously and an AND circuit 4 outputs a high level. Thus, a switch S is closed and a current source extracts the current to decrease the level at a terminal (a) thereby decreasing the clamp level of the SYNC tip. Thus, sure synchronization separation is attained.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はビデオ信号から同期信号を取り出す同期分離
回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a synchronization separation circuit for extracting a synchronization signal from a video signal.

【従来の技術1 第3図は従来の同期分離回路の回路図で、図において、
1はシンクチップクランプ回路、2はコンパレータであ
る。ビテ゛オ信号はシンクチップクランプ回路1の端子
aに入力される。端子aにおいて、このビデオ信号のシ
ンクチップは定電圧源Vlの電位からトランジスタQl
のベースエミッタ間電圧Vbeだけ下がった電位にクラ
ンプされる。このクランプされたビデオ信号はエミッタ
ホロワQ2全通してコンパレータ2のトランジスタQ3
のベースに入力される。コンパレータ2はトランジスタ
Q3のベース電圧がトランジスタQ4のベース電圧より
も低い時に端子すに阻gh電圧が出力される。従って、
第4図ら)に示すように、コンパレータ2に入力された
ビデオ信号の同期信号をしきい値が横切るように定電圧
源v2の電位を設定して置けば、端子すには第4図(b
)に示すような同期信号が出力される。
[Prior art 1] Figure 3 is a circuit diagram of a conventional synchronous separation circuit.
1 is a sync tip clamp circuit, and 2 is a comparator. The video signal is input to terminal a of the sync tip clamp circuit 1. At terminal a, the sink chip of this video signal is connected from the potential of constant voltage source Vl to transistor Ql.
The voltage is clamped to a potential lowered by the base-emitter voltage Vbe. This clamped video signal is passed through emitter follower Q2 to transistor Q3 of comparator 2.
input to the base of When the base voltage of the transistor Q3 is lower than the base voltage of the transistor Q4, the comparator 2 outputs the blocking voltage to the terminal. Therefore,
If the potential of the constant voltage source v2 is set so that the threshold value crosses the synchronization signal of the video signal input to the comparator 2, as shown in FIG.
) is output.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来の同期分離回路は以上のように構成されていたので
、入力されたビデオ信号の輝度が下がって振幅が小さく
なった時や、ビデオ信号が垂直帰線消去期間に差しかか
った時に、端子aKおけるシンクチップの電位が持ち上
がり、コンパレータ2において同期信号がしきい値を横
切らなくなり、同期分離が行なえなくなるという問題点
があった。
Conventional synchronization separation circuits are configured as described above, so that when the brightness of the input video signal decreases and the amplitude becomes small, or when the video signal enters the vertical blanking period, the terminal aK There is a problem in that the potential of the sync chip in the comparator 2 rises, and the synchronization signal in the comparator 2 no longer crosses the threshold, making it impossible to perform synchronization separation.

この発明は上記のような問題点を解消するためになされ
たもので、安定した同期分離が行なわれる同期分離回路
を得ることを目的とする。
The present invention was made to solve the above-mentioned problems, and an object of the present invention is to provide a synchronous separation circuit that can perform stable synchronous separation.

〔課題を解決するだめの手段〕[Failure to solve the problem]

この発8AK係る同期分離回路は、ビデオ信号をある基
準電圧にクランプするシンクチップクランプ回路と、ク
ランプされたビデオ信号のシンクチップレベルと、ベテ
゛スタルレベルとの間にしきい値を持ち、同期信号を検
出する第1のコンパレータと、クランプされたビデオ信
号のシンクチップレベルと第1のコンパレータのしきい
値との間の電位をしきい値として持つ第2のコンパレー
タと、第1のコンパン−夕のしきい値を同期信号が横切
り、かつ、第2のコンパレータのしきい値を同期信号が
横切らなかった際に、シンクチップクランプ回路の入力
端子に接続されている電流源の電流値を増すことにより
クランプ電位を下げるように働く回路とを備えたもので
ある。
The sync separation circuit according to this 8AK has a sync tip clamp circuit that clamps the video signal to a certain reference voltage, a threshold between the sync tip level of the clamped video signal, and the base level, and has a sync tip clamp circuit that clamps the video signal to a certain reference voltage. a first comparator to detect; a second comparator having a threshold voltage between the sync tip level of the clamped video signal and the threshold of the first comparator; By increasing the current value of the current source connected to the input terminal of the sync tip clamp circuit when the sync signal crosses the threshold and the sync signal does not cross the threshold of the second comparator. The device is equipped with a circuit that works to lower the clamp potential.

[作用] この発明における同期分離回路は、入力されたビデオ信
号シンクチップの電位が持ち上がることを防き゛、安定
した同期分離を行なえるようにしている。
[Function] The synchronization separation circuit according to the present invention prevents the potential of the input video signal sync chip from rising and enables stable synchronization separation.

[実施例〕 以下、この発明の一実施例を図について説明するっ第1
図において、1はシンクチップクランプ回路、2・3は
コンパレータ、4はAND回路である。ビデオ信号はシ
ンクチップクランプ回路1の端子aに入力される、端子
aにおいて、このビデオ信号のシンクチップは定電圧源
v1の電位からトランジスタQlのペースエミッタ間電
圧Vbeだけ下がった電位にクランプされる。クランプ
されたビデオ信号はエミッタホロワQ、2t−通してコ
ンパレータ2のトランジスタQ3のベースに入力される
[Example] Hereinafter, an example of the present invention will be explained with reference to the drawings.
In the figure, 1 is a sync tip clamp circuit, 2 and 3 are comparators, and 4 is an AND circuit. The video signal is input to the terminal a of the sync chip clamp circuit 1. At the terminal a, the sync chip of this video signal is clamped to a potential lower than the potential of the constant voltage source v1 by the pace emitter voltage Vbe of the transistor Ql. . The clamped video signal is input to the base of the transistor Q3 of the comparator 2 through the emitter follower Q, 2t-.

このコンパレータ2はトランジスタQ3のベース電圧力
トランジスタQ4のベース電圧よリモ低イ時ニ端子すに
High[圧が出力される。従って、第2図(a)に示
すように、コンパレータ2に入力されたビデオ信号の同
期信号をしきい値が横切るように定電圧源v2の電位を
設定して置けば、端子すには第2図(b)に示すような
同期信号が出力される。
When the base voltage of the transistor Q3 is lower than the base voltage of the transistor Q4, the comparator 2 outputs a high voltage from two terminals. Therefore, as shown in FIG. 2(a), if the potential of the constant voltage source v2 is set so that the threshold value crosses the synchronization signal of the video signal input to the comparator 2, the terminal A synchronizing signal as shown in FIG. 2(b) is output.

また、クランプされたビデオff1− f ハコンパレ
ータ3のトランジスタQ7のベースにも入力される。
The clamped video ff1-f is also input to the base of the transistor Q7 of the comparator 3.

このコンパレータ3はトランジスタQ7のベース電圧が
トランジスタQBのベース電圧よりも高い時に口igh
ii圧を出力し、コンパレータ2とは極性が逆になって
いる。また、コンパレータ3のしきい値の電位は、クラ
ンプされたシンクチップの電位よす高く、かつ、コンパ
レータ2のしきい値の電位よりも低くなるように定電圧
源v3の電位を設定する。このように設定することによ
り、コンパレータ3からは第2図(c) K示すような
同期信号が出力される。従って、通常は2つのコンパン
−夕の出力が同時にHi g h [圧になることはな
く、この2つの出力が接続されているAND回路4はL
ow i[圧を出力している。AσD回路4の出力に接
続されているスイッチSはAND回路の出力がHigh
電圧になった時にONになるように設定する。上記のよ
うにAND回路4の出力がLow電圧の時にはスイッチ
Sはotrrのため、電流源工は働かずこの同期分離回
路は従来の同期分離回路と同様の動作をする。
This comparator 3 is active when the base voltage of transistor Q7 is higher than the base voltage of transistor QB.
ii pressure is output, and the polarity is opposite to that of comparator 2. Further, the potential of the constant voltage source v3 is set so that the threshold potential of the comparator 3 is higher than the potential of the clamped sync chip and lower than the threshold potential of the comparator 2. With this setting, the comparator 3 outputs a synchronizing signal as shown in FIG. 2(c) K. Therefore, normally, the outputs of the two compensators do not go high at the same time, and the AND circuit 4 to which these two outputs are connected goes low.
ow i[Outputting pressure. The switch S connected to the output of the AσD circuit 4 indicates that the output of the AND circuit is High.
Set it to turn on when the voltage is reached. As mentioned above, when the output of the AND circuit 4 is at a low voltage, the switch S is otrr, so the current source does not work and this synchronous separation circuit operates in the same way as a conventional synchronous separation circuit.

ここで仮に、入力ビデオ信号の輝度が急激に下がり、振
幅が小さくなったとする。そしてクランプされたシンク
チップの電位が持ち上がり、第2図(d)に示すように
コンパレータ2のしきい値と、コンパレータ3のしきい
値の間にシンクチップが入ったとする。この時2つのコ
ンパレータは同時にHigh[圧を出力し、AND回路
4は阻gh[圧を出力する。従ってスイッチSは0NK
1にり、電流源工が電流を引っ張ることにより端子aの
電位が下がり、シンクチップのクランプ電位は引き下げ
られる。シンクチップの電位が再びコンバレータ3のし
きい値よりも低くなればスイッチSはOFFになるので
端子aの電位が下がり過ぎることはない。
Assume here that the brightness of the input video signal suddenly drops and the amplitude becomes small. Assume that the potential of the clamped sync chip rises and the sync chip enters between the threshold values of comparator 2 and comparator 3 as shown in FIG. 2(d). At this time, the two comparators simultaneously output High [pressure], and the AND circuit 4 outputs High [pressure]. Therefore, switch S is 0NK
1, the current source pulls a current, which lowers the potential at terminal a, and lowers the clamp potential of the sink chip. When the potential of the sync chip becomes lower than the threshold of the comparator 3 again, the switch S is turned off, so that the potential of the terminal a does not drop too much.

〔発明の効果〕〔Effect of the invention〕

以上のようにこの発明によれば、常にビデオ信号のシン
クチップが持ち上がらないように働き、同期分離が確実
に行なわれる。
As described above, according to the present invention, the sync tip of the video signal always works to prevent it from lifting up, and synchronization separation is reliably performed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示す同期分離回路の回路
図、第2図は第1図の回路の動作を説明する波形図、第
3図は従来の同期分離回路の回路図、第4図は第3図の
回路の動作を説明する波形図である。 図において、1はシンクチップクランプ回路、2・3は
コンパレータ、4はAND回路、a%bは端子、Q、1
 %= Q 10はトランジスタ、■1%v3は定電圧
源、Sはスイッチを示す。 なお、図中、同一符号は同一、又は相当部分を示す。 第1図 1 :’l’y’!+ツl”7iンプ’oi2.3°フ
ンパレータ 4 : ANDI目f各 Qt〜QIOニド−71ジスタ Vt−v3:定電5原 S :スイッチ 轡田 争1日 第3図 第4図 (α) 椅シJ
FIG. 1 is a circuit diagram of a synchronous separation circuit showing an embodiment of the present invention, FIG. 2 is a waveform diagram explaining the operation of the circuit of FIG. 1, FIG. 3 is a circuit diagram of a conventional synchronous separation circuit, and FIG. FIG. 4 is a waveform diagram illustrating the operation of the circuit of FIG. 3. In the figure, 1 is a sync chip clamp circuit, 2 and 3 are comparators, 4 is an AND circuit, a%b is a terminal, Q, 1
%=Q 10 is a transistor, ■1%v3 is a constant voltage source, and S is a switch. In addition, in the figures, the same reference numerals indicate the same or equivalent parts. Figure 1: 'l'y'! +tsul"7inpu'oi2.3°funparator 4: ANDI f each Qt~QIO nido -71 register Vt-v3: constant voltage 5 source S: switch 1 day Figure 3 Figure 4 (α) Chair Shi J

Claims (1)

【特許請求の範囲】[Claims] ビデオ信号をある基準電圧にクランプするシンクチップ
クランプ回路と、このクランプされたビデオ信号のシン
クチップレベルとペデスタルレベルの間にしきい値を持
ち、同期信号を検出する第1のコンパレータと、クラン
プされたビデオ信号のシンクチップレベルと第1のコン
パレータのしきい値との間の電位をしきい値として持つ
第2のコンパレータと、第1のコンパレータのしきい値
を同期信号が横切り、かつ、第2のコンパレータのしき
い値を同期信号が横切らなかつた際に、電流を引つ張る
ことによりシンクチップの電位を下げる回路を備えたこ
とを特徴とする同期分離回路。
a sync tip clamp circuit that clamps the video signal to a certain reference voltage; a first comparator that has a threshold between the sync tip level and the pedestal level of the clamped video signal and detects a synchronization signal; a second comparator having a threshold potential between the sync tip level of the video signal and the threshold of the first comparator; 1. A sync separation circuit comprising a circuit that lowers the potential of a sync chip by pulling a current when a sync signal does not cross a threshold of a comparator.
JP2660290A 1990-02-06 1990-02-06 Synchronizing separator circuit Pending JPH03231568A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2660290A JPH03231568A (en) 1990-02-06 1990-02-06 Synchronizing separator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2660290A JPH03231568A (en) 1990-02-06 1990-02-06 Synchronizing separator circuit

Publications (1)

Publication Number Publication Date
JPH03231568A true JPH03231568A (en) 1991-10-15

Family

ID=12198068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2660290A Pending JPH03231568A (en) 1990-02-06 1990-02-06 Synchronizing separator circuit

Country Status (1)

Country Link
JP (1) JPH03231568A (en)

Similar Documents

Publication Publication Date Title
JPH03231568A (en) Synchronizing separator circuit
JPH03237880A (en) Synchronizing separator circuit
US3487162A (en) Video blanking and sync pulse insertion circuit
KR840006585A (en) Signal sampling circuit
JP2558757B2 (en) Clamp circuit
JPH02244982A (en) Clamping circuit
KR100271129B1 (en) Television power supply control apparatus using video signal
JPH03198477A (en) Synchronizing signal separating circuit
JPS6121183U (en) Dropout compensation circuit
KR940000159Y1 (en) Keyed pulse generator for high definition of tv
JPH03173273A (en) Synchronizing separator circuit
KR910006566Y1 (en) Audio mute circuit
JPS631500Y2 (en)
KR950002385A (en) MULTI SYNC MONITOR ADAPTER CIRCUIT
JPS58222673A (en) Signal switching controller of television receiver
JPS61174881A (en) Clamping circuit
KR960000316Y1 (en) Sync signal detection circuit using feed back loop
JPS6361571A (en) Agc circuit
JPS6359280A (en) Agc circuit
JPS6139780A (en) Automatic gain control circuit
JPS6115477A (en) Automatic gain control circuit
JPS63171072A (en) Direct current restoration circuit
JPS58194467A (en) Synchronizing separator
JPH09187029A (en) Dc level shift circuit
JPH03136474A (en) Feedback type peak clamp circuit