KR840006585A - Signal sampling circuit - Google Patents

Signal sampling circuit Download PDF

Info

Publication number
KR840006585A
KR840006585A KR1019830005077A KR830005077A KR840006585A KR 840006585 A KR840006585 A KR 840006585A KR 1019830005077 A KR1019830005077 A KR 1019830005077A KR 830005077 A KR830005077 A KR 830005077A KR 840006585 A KR840006585 A KR 840006585A
Authority
KR
South Korea
Prior art keywords
signal
amplifier
input
interval
output
Prior art date
Application number
KR1019830005077A
Other languages
Korean (ko)
Other versions
KR910006855B1 (en
Inventor
딘 필리만 폴
Original Assignee
글렌 에이취, 브르스틀
알 씩 에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/437,827 external-priority patent/US4502079A/en
Priority claimed from US06/437,830 external-priority patent/US4482921A/en
Application filed by 글렌 에이취, 브르스틀, 알 씩 에이 코포레이션 filed Critical 글렌 에이취, 브르스틀
Publication of KR840006585A publication Critical patent/KR840006585A/en
Application granted granted Critical
Publication of KR910006855B1 publication Critical patent/KR910006855B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80Camera processing pipelines; Components thereof
    • H04N23/84Camera processing pipelines; Components thereof for processing colour signals
    • H04N23/87Camera processing pipelines; Components thereof for processing colour signals for reinsertion of DC or slowly varying components of colour signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Amplifiers (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

내용없음No content

Description

신호 샘플링 회로Signal sampling circuit

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제 1도는 신호 샘플링 회로 및 레벨이동 회로를 포함하는 자동 키네스코프 바이어스(AKB)제어 시스템을 구비한 칼라 텔레비전 수상기에 대한 부분도.1 is a partial view of a color television receiver having an automatic kinescope bias (AKB) control system including a signal sampling circuit and a level shifting circuit.

제 2도는 제 1도의 제어 시스템의 작동과 관련된 신호파형.2 is a signal waveform related to the operation of the control system of FIG.

제 3도는 제 1도의 레벨 이동 회로의 작동과 관련된 상세도.3 is a detailed view relating to the operation of the level shifting circuit of FIG.

Claims (18)

기준 간격 및 후속의 신호 샘플링 간격동안 동작하는 신호 샘플링 회로로서, 기준 전압 VREF바이어싱 수단(51)의 전원과, 신호 이용 수단(58)과, 입력과 상기 바이어싱 수단에 연결되는 입력을 구비한 제 1증폭기(53)와, 상기 바이어싱 수단에 대한 기준 조건을 설정하기 위하여 상기 기준 간격동안 상기 제 1 증폭기의 출력 미치 상기 기준 전압원을 상기 바이어싱 수단에 선택적으로 연결시키는 제 1 스위칭 수단(40),(Vc)과, 상기 샘플링 간격동안 상기 제 2 증폭기의 출력을 상기 신호 이용 수단에 선택적으로 연결시키는 제 2수위칭 수단(40),(Vc)을 구비하여, 신호 샘플링 회로에서 상기 제 1 및 제 2 증폭기는 상기 기준 간격이 끝날 때 실제로 동일한 출력 신호를 나타내는 것을 특징으로 하는 신호 샘플링 회로.A signal sampling circuit operating during a reference interval and a subsequent signal sampling interval, comprising: a power supply of a reference voltage V REF biasing means 51, a signal utilization means 58, an input and an input connected to the biasing means A first amplifier 53 and first switching means for selectively connecting said reference voltage source to said biasing means during said reference interval to establish a reference condition for said biasing means ( 40), (Vc) and second leveling means (40) (Vc) for selectively coupling the output of the second amplifier to the signal utilization means during the sampling interval, whereby And the first and second amplifiers exhibit substantially the same output signal at the end of the reference interval. 제 1항에 있어서, 상기 신호 이용 수단(58)는 출력 커패시터를 구비하며 상기 바이어싱 수단(51)은 입력 커패시터를 구비하는 것을 특징으로 하는 신호 샘플링 회로.2. A signal sampling circuit as claimed in claim 1, wherein said signal utilization means (58) comprise an output capacitor and said biasing means (51) comprise an input capacitor. 제 1항에 있어서, 상기 바이어싱 수단(51)은 입력 신호 결합 커패시터를 구비하는 것을 특징으로 하는 신호 샘플링 회로.The signal sampling circuit according to claim 1, wherein said biasing means (51) comprises an input signal coupling capacitor. 제 1항에 있어서, 상기 제 1증폭기(53) 및 제 2 증폭기(57)는 입력 전압에 응답하여 출력 전류를 제공하도록 상호 콘덕턴스형 증폭기를 구비하는 것을 특징으로 하는 신호 샘플링 회로.2. A signal sampling circuit as claimed in claim 1, wherein said first amplifier (53) and said second amplifier (57) comprise a cross-conductance amplifier to provide an output current in response to an input voltage. 제 1항에 있어서, 상기 제 1증폭기(53) 및 상기 제 2 증푸기 (57)는 서로 매치되어 실제로 유사한 동작 특성을 나타내는 것을 특징으로 하는 신호 샘플링 회로.2. A signal sampling circuit according to claim 1, characterized in that the first amplifier (53) and the second amplifier (57) match each other and exhibit substantially similar operating characteristics. 제 1항에 있어서, 입력 증폭기(52)는 상기 바이어싱 수단을 상기 제 1 및 제 2 증폭기의 상기 입력에 연결하고 상기 입력 증폭기(80)는 상기 바이어싱 수단에 연결되는 신호 입력(베이스)(80)를 구비하며 기준 입력(+)은 상기 기준 전압원(VREF)에 연결되며 출력은 상기 제 1 및 제 2 증폭기의 입력에 공통으로 연결되며, 상기 바이어싱 수단의 기준 조건은 상기 입력 증폭기에 대한 입출력 기준 바이어스 조건을 설정하는 것을 특징으로 하는 신호 샘플링 회로.A signal input (base) according to claim 1, wherein an input amplifier 52 connects the biasing means to the inputs of the first and second amplifiers and the input amplifier 80 is connected to the biasing means ( A reference input (+) is connected to the reference voltage source (V REF ) and an output is commonly connected to the inputs of the first and second amplifiers, the reference condition of the biasing means being connected to the input amplifier. And a signal sampling circuit for setting the input and output reference bias conditions. 제 6항에 있어서, 상기 입력 증폭기(52)는 상기 제 1 및 제 2 증폭기의 개별 이득보다 더 큰 이득을 나타내는 것을 특징으로 하는 신호 샘플링 회로.7. The signal sampling circuit according to claim 6, wherein the input amplifier (52) exhibits a gain greater than the individual gains of the first and second amplifiers. 제 6항에 있어서, 상기 바이어싱 수단(51)은 신호를 상기 입력 증폭기의 신호 입력에 교류 결합시키는 커패시턴스를 구비하는 것을 특징으로 하는 신호 샘플링 회로.7. A signal sampling circuit as claimed in claim 6, wherein said biasing means (51) has a capacitance for alternatingly coupling a signal to a signal input of said input amplifier. 제 6항에 있어서, 상기 입력 증폭기(52)의 상기 출력은 상기 제 1 및 제 2 증폭기의 상기 입력에 공통으로 결합되는 차동 출력 회로(80),(81)를 구비하는 것을 특징으로 하는 신호 샘플링 회로.7. The signal sampling of claim 6, wherein said output of said input amplifier 52 comprises differential output circuits 80,81 commonly coupled to said inputs of said first and second amplifiers. Circuit. 제 1항에 있어서, 상기 제 1 증폴기(53)는 상기 기준 간격동안 전도 상태로 되고 상기 샘플링 간격동안 비전도 상태로 되며 상기 제 2 증폭기(57)는 상기 기준 간격동안 비전도 상태로 되고 상기 샘플링 간격동안 전도 상태로 되는 것을 특징으로 하는 신호 샘플링 회로.The method of claim 1, wherein the first amplifier 53 is in the conducting state during the reference interval and is in the nonconductive state during the sampling interval and the second amplifier 57 is in the nonconducting state during the reference interval and A signal sampling circuit characterized in that it is in a conducting state during a sampling interval. 제 1항에 있어서, 상기 바이어싱 수단은 입력 커패시턴(51)를 구비하고, 상기 제 1 증폴기의 출력에 연결되는 고 임피던스 입력과 상기 입력 커패시턴스에 연결되는 저 임피던스 입력을 갖는 버퍼회로(56)는 상기 기준간격동안 전류를 상기 입력 커패시턴스에 공급하며, 저역 통과필터(54)는 상기 제 1 증폭기의출력과 상기 버퍼 회로의 입력 사이의 설비되는 것을 특징으로 하는 신호 샘플링 회로.2. The buffer circuit according to claim 1, wherein the biasing means has an input capacitance 51, a buffer circuit having a high impedance input connected to the output of the first amplifier and a low impedance input connected to the input capacitance. 56) supplies current to the input capacitance during the reference interval, and a low pass filter (54) is provided between the output of the first amplifier and the input of the buffer circuit. 비데오 신호 처리 시스템과 관련된 영상 표시 장치에 의해 전도되는 블랙 영상 전류 자동 제어장치와 조합된 제 1항의 회로에 있어서, 상기 시스템은 상기 블랙 영상 전류의 크기 표시 신호를 파생시키기 위하여 비데오 영상 귀선소거 간격동안 작동하는 수단을 구비하고 상기 파생된 신호는 기준 간격 및 후속 샘플링 간격을 포함하는 제어 간격동안 처리되며, 상기 수단(51)은 상기 파생된 신호를 수신하며, 상기 이용수단(58)은 상기 신호 처리 시스템에 연결된 출력 커패시터이며, 상기 제 2 스위칭 수단(40), (Vs)은 상기 파생된 신호의 크기에 따라서 상기 출력 커패시터에 바이어스 제어 전압을 발생시키고 요구된 블랙 전류 레벨을 유폭하기 위하여 상기 샘플링 간격동안 상기 제 2 증지기의 출력을 상기 출력 커패시터에 선택적으로 연결하는 것을 특징으로 하는 신호 샘플링 회로.2. The circuit of claim 1, in combination with an automatic black image current controller conducted by an image display device associated with a video signal processing system, wherein the system performs a video image blanking interval to derive the magnitude indication signal of the black image current. A means for activating and said derived signal is processed during a control interval comprising a reference interval and a subsequent sampling interval, said means 51 receiving said derived signal and said utilization means 58 processing said signal. An output capacitor connected to the system, wherein the second switching means 40, Vs are the sampling intervals to generate a bias control voltage to the output capacitor in accordance with the magnitude of the derived signal and to flow the required black current level. Selectively connect the output of the second amplifier to the output capacitor during Signal sampling circuit for a. 상기 블랙 영상 전류 제어 시스템이 영상 귀선소거 간격내의 제어 간격 동안 작동하고, 비데오 정보 표시 장치의 비데오 신호 채널에서 영상 표시 장치에 의해 전도되는 블랙 영상 전류 레벨 제어 시스템과 조합된 제 1항의 회로에 있어서, 상기 바이어싱 수단(31)은 상기 블랙 영상 전류의 크기 표시형 출력 신호를 발생시키기 위해 수단(30)에 연결되고, 상기 제 3 증폭기(52)는 요구된 블랙 전류 레벨을 유지시키기위해 바이어스 제어 신호를 영상 표시 장치에 제공하는 출력과 신호 입력을 구비하며, 레벨 이동 수단(55)은 상기 제 3 증폭기의 입력 바이어스의 요구 조건과 부합하는 상기 신호를 입력을 바이어스 하기 위해 상기 바이어싱 수단(51)을 상기 제 3 증폴기(52)의 상기 신호 입력에 연결하며, 제 3 스위칭 수단(40),(VB)은 상기 제어 간결동안 상기 레벨 이동 수단이 전도되도록 하고 상기 제어 간격 외의 간격동안 상기 레벨 이동수에의 입력 전류를 억제하는 것을 특징으로 하는 신호 샘플링 회로.The circuit of claim 1, wherein the black image current control system is operated during a control interval within an image blanking interval and is combined with a black image current level control system conducted by the image display device in a video signal channel of the video information display device. The biasing means 31 is connected to the means 30 for generating the magnitude-displayed output signal of the black image current, and the third amplifier 52 is a bias control signal to maintain the required black current level. Is provided with an output and a signal input for providing a video display device, and the level shifting means (55) is provided with the biasing means (51) for biasing the input of the signal meeting the requirements of the input bias of the third amplifier. Is connected to the signal input of the third amplifier 52, and the third switching means 40, V B are at the level during the control short. And causing the movement means to be conducted and suppressing the input current to the level movement number during an interval other than the control interval. 제13항에 있어서, 상기 표시 신호 발생 수단(30)은 상기 비데오 채널에 연결되고 상기 신호 발생 수단의 출력은 비데오 신호 영상 간격동안 비데오 신호 진푸 변화에 따라서 신호를 변화시키며, 상기 바이어싱 수단에 대한 기준 조건은 영상 간격동안 상기 비데오 신호에 의한 최대 진폭의 과도 전압과 관련되는 것을 특징으로 하는 신호 샘플링 회로.15. The apparatus according to claim 13, wherein the display signal generating means (30) is connected to the video channel and the output of the signal generating means changes the signal in accordance with the video signal fluctuation change during the video signal image interval. And a reference condition is associated with a transient voltage of maximum amplitude by said video signal during an image interval. 제13항에 있어서, 상기 레벨 이동 수단(55)은 상기 다른 간격동안 비전도 상태로 되는 것을 특징으로 하는 신호 샘플링 회로.14. A signal sampling circuit as claimed in claim 13, wherein said level shifting means (55) is in a nonconductive state during said other interval. 제13항에 있어서, 상기 바이어싱 수단(51)은 상기 표시 신호를 레벨 이동 수단(55)을 통하여 상기 제3 증폭기(52)에 결합시키는 교류 결합 커패시터를 구비하고 상기 커패시터는 상기 신호 발생 수단의 출력에 연결되는 제 1단자(+)와 상기 레벨 이동수단에 연결되는 제 2단자(-)를 구비하며, 상기 기준 조건은 상기 커패시터의 제 2단자에서 설정되는 것을 특징으로 하는 신호 샘플링 회로.14. The apparatus according to claim 13, wherein said biasing means (51) comprises an alternating current coupling capacitor for coupling said display signal to said third amplifier (52) through a level shifting means (55), said capacitor being provided in said signal generating means. And a first terminal (+) connected to the output and a second terminal (-) connected to the level moving means, wherein the reference condition is set at the second terminal of the capacitor. 제13항에 있어서, 상기 제 3증폭기(52)는 차동 출력을 구비한 차동 입력 증폴기(80),(82)를 구비하며, 상기 제 3 증폭기는 상기 레벨 이동 수단에 의해 상기 다른 간격동안 비전도 상태로 되는 것을 특징으로 하는 신호 샘플링 회로.14. The third amplifier (52) according to claim 13, wherein the third amplifier (52) comprises differential input amplifiers (80) and (82) with differential outputs, wherein the third amplifier is provided for vision during the other interval by the level shifting means. And a signal sampling circuit, wherein the signal sampling circuit is provided. 제13항에 있어서, 상기 레벨 이동 수단은 상기 바이어싱 수단에서 반도체 접합 수단으로 구성된 상기 제3증폭기로 신호 결합 선로(70),(71),(72)를 제공하는 것을 특징으로 하는 신호 샘플링 회로.14. The signal sampling circuit according to claim 13, wherein said level shifting means provides signal coupling lines (70), (71), and (72) from said biasing means to said third amplifier configured as semiconductor bonding means. . ※ 참고사항: 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the original application.
KR1019830005077A 1982-10-29 1983-10-27 Signal sampling circuit KR910006855B1 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US437,827 1982-10-29
US06/437,827 US4502079A (en) 1982-10-29 1982-10-29 Signal sampling network with reduced offset error
US437,830 1982-10-29
US437827 1982-10-29
US06/437,830 US4482921A (en) 1982-10-29 1982-10-29 Level shifter for an automatic kinescope bias sampling system

Publications (2)

Publication Number Publication Date
KR840006585A true KR840006585A (en) 1984-11-30
KR910006855B1 KR910006855B1 (en) 1991-09-07

Family

ID=27031439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830005077A KR910006855B1 (en) 1982-10-29 1983-10-27 Signal sampling circuit

Country Status (11)

Country Link
KR (1) KR910006855B1 (en)
AT (1) AT388266B (en)
AU (1) AU566266B2 (en)
CA (1) CA1212461A (en)
DE (1) DE3339194A1 (en)
ES (1) ES8407278A1 (en)
FR (1) FR2535550B1 (en)
GB (1) GB2129247B (en)
HK (1) HK18387A (en)
IT (1) IT1171781B (en)
MY (1) MY8700389A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10252594B3 (en) * 2002-09-27 2004-05-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. transistor circuit
JP4026511B2 (en) 2003-02-25 2007-12-26 カシオ計算機株式会社 Camera device
JP3861828B2 (en) 2003-02-26 2006-12-27 カシオ計算機株式会社 Camera device, camera device activation method, and program
JP2004258546A (en) 2003-02-27 2004-09-16 Casio Comput Co Ltd Camera, its start method and program
JP2004264418A (en) 2003-02-28 2004-09-24 Casio Comput Co Ltd Camera system, method for actuating camera system, and program

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1570887A (en) * 1976-03-13 1980-07-09 Ass Eng Ltd Speed responsive systems
US4143398A (en) * 1978-03-22 1979-03-06 Rca Corporation Automatic brightness control circuit employing a closed control loop stabilized against disruption by large amplitude video signals
US4207592A (en) * 1978-10-13 1980-06-10 Rca Corporation Automatic kinescope bias control circuit
US4331981A (en) * 1980-09-25 1982-05-25 Rca Corporation Linear high gain sampling amplifier

Also Published As

Publication number Publication date
KR910006855B1 (en) 1991-09-07
GB8327415D0 (en) 1983-11-16
MY8700389A (en) 1987-12-31
IT1171781B (en) 1987-06-10
AU2046683A (en) 1984-05-03
HK18387A (en) 1987-03-06
DE3339194C2 (en) 1992-01-30
ES526656A0 (en) 1984-08-16
GB2129247A (en) 1984-05-10
GB2129247B (en) 1986-08-28
AU566266B2 (en) 1987-10-15
DE3339194A1 (en) 1984-05-03
FR2535550B1 (en) 1989-10-13
IT8323435A0 (en) 1983-10-25
ES8407278A1 (en) 1984-08-16
FR2535550A1 (en) 1984-05-04
AT388266B (en) 1989-05-26
ATA384383A (en) 1988-10-15
CA1212461A (en) 1986-10-07

Similar Documents

Publication Publication Date Title
KR920009077B1 (en) Non-linear dynamic coring circuit for video signals
KR900017293A (en) Audio and video switching device
US4044375A (en) Brightness control apparatus
DK157269B (en) LINEAR SAMPLING AMPLIFIER WITH LARGE AMPLIFIER FACTOR
KR910004295B1 (en) Dynamic coring circuit
KR840006273A (en) Current supply from switch pole to subscriber set
US4473780A (en) Amplifier circuit and focus voltage supply circuit incorporating such an amplifier circuit
KR850003488A (en) Equipment for video signal processing
KR840006585A (en) Signal sampling circuit
CA1078504A (en) Video amplifier including an a-c coupled voltage follower output stage
US4536800A (en) Additive pulse sampling circuit
US3344284A (en) Floating reference clipping circuit
US4502079A (en) Signal sampling network with reduced offset error
EP0074081B1 (en) Signal processing unit
KR900002645B1 (en) Clamp circuit
US3947645A (en) Demultiplexer for FM stereophonic receivers
US4631595A (en) Feedback display driver stage
US4513322A (en) Switching network with suppressed switching transients
KR840009189A (en) Video signal processing system
US4482921A (en) Level shifter for an automatic kinescope bias sampling system
FI61982B (en) ANORDNING FOER BEHANDLING AV AMPLITUDMODULERADE SIGNALER
US3512008A (en) Electronic signal processing apparatus
KR850003313Y1 (en) Input change circuit
KR0127536B1 (en) Screen signal amplifier having the function of amplitude limit
KR800001094B1 (en) Chroma-burst separator and amplifier

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020820

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee