JPS631500Y2 - - Google Patents

Info

Publication number
JPS631500Y2
JPS631500Y2 JP20181U JP20181U JPS631500Y2 JP S631500 Y2 JPS631500 Y2 JP S631500Y2 JP 20181 U JP20181 U JP 20181U JP 20181 U JP20181 U JP 20181U JP S631500 Y2 JPS631500 Y2 JP S631500Y2
Authority
JP
Japan
Prior art keywords
potential
clamp
video
predetermined
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP20181U
Other languages
Japanese (ja)
Other versions
JPS57113574U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP20181U priority Critical patent/JPS631500Y2/ja
Publication of JPS57113574U publication Critical patent/JPS57113574U/ja
Application granted granted Critical
Publication of JPS631500Y2 publication Critical patent/JPS631500Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Description

【考案の詳細な説明】 本考案は、被供給側のビデオ機器に供給すべき
ビデオ信号の供給、遮断または他のビデオ信号へ
の切替えをなすいわゆるビデオスイツチ回路に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a so-called video switch circuit that supplies or cuts off a video signal to be supplied to video equipment on the supplied side, or switches to another video signal.

ビデオ信号を被供給側のビデオ機器に供給する
回路においてビデオ信号を遮断したい場合が多く
存在する。この場合、単にビデオ信号を遮断し何
も信号を供給しないと、被供給側のビデオ機器に
同期乱れを生じさせるので、被供給側のビデオ機
器の同期がかからなくなり、次にビデオスイツチ
回路をオン状態にしてビデオ信号の供給を再開し
た時に暫くの間、同期が乱れてしまうという不具
合が生じる。かかる不具合を防止するためにオフ
状態となつてビデオ信号を遮断している時に被供
給側のビデオ機器へビデオ信号に含まれている同
期信号のみを印加することが必要となる。従つ
て、ビデオスイツチ回路は、通常ビデオ信号を遮
断する場合においてビデオ信号を同期信号に切替
える構成となつている。しかしながら、かかるビ
デオスイツチ回路は出力する同期信号を切替時ま
で出力していたビデオ信号に含まれている同期信
号と同一の波形を有したものとしなければならな
いのは言うまでもなく、それらの波形における各
部の電位を一致させる必要があるため構成が複雑
となる欠点がある。
There are many cases where it is desired to cut off the video signal in a circuit that supplies the video signal to a video device on the supplied side. In this case, if you simply cut off the video signal and do not supply any signal, it will cause a synchronization disorder in the video equipment on the supplied side, so the video equipment on the supplied side will no longer be synchronized, and then the video switch circuit When the device is turned on and the supply of video signals is restarted, a problem arises in that synchronization is disrupted for a while. In order to prevent such problems, it is necessary to apply only the synchronization signal included in the video signal to the supplied video equipment when the video signal is cut off in the off state. Therefore, the video switch circuit is configured to switch the video signal to a synchronization signal when the video signal is normally cut off. However, it goes without saying that such a video switch circuit must output a synchronization signal that has the same waveform as the synchronization signal included in the video signal that was being output until switching, and each part of that waveform must be The disadvantage is that the configuration is complicated because it is necessary to match the potentials of the two.

そこで、本考案の目的は被供給側のビデオ機器
へのビデオ信号の供給及び遮断を同期乱れを生じ
させることなくなし得る簡単な構成のビデオスイ
ツチ回路を提供することである。
SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a video switch circuit with a simple configuration that can supply and cut off video signals to video equipment on the supplied side without causing synchronization disturbances.

本考案によるビデオスイツチ回路は、ビデオ信
号の波形における第1所定部を所定クランプ電位
にクランプする第1クランプ回路の出力、ビデオ
信号から分離抽出された同期信号の波形における
第1所定部に対応する第2所定部を前記所定クラ
ンプ電位にクランプする第2クランプ回路の出力
及び前記所定クランプ電位と所定差を有する所定
電位のうちのいずれか1を選択的に出力する構成
となつている。
The video switch circuit according to the present invention corresponds to the output of a first clamp circuit that clamps a first predetermined portion of a video signal waveform to a predetermined clamp potential, and corresponds to the first predetermined portion of a synchronization signal waveform separated and extracted from the video signal. It is configured to selectively output one of the output of a second clamp circuit that clamps the second predetermined portion to the predetermined clamp potential and a predetermined potential having a predetermined difference from the predetermined clamp potential.

以下、本考案を添付図面を参照して詳細に説明
する。
Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

第1図において、第1電圧源1より所定クラン
プ電位VAが第1及び第2クランプ回路2及び3
に供給されている。このクランプ回路2及び同期
分離回路4の各々には入力端子INを介してビデ
オ信号Aが供給される。クランプ回路2におい
て、ビデオ信号Aのペデスタルレベルまたはビデ
オ信号Aに含まれている同期信号の最低電位部に
おける電位(以下シンクチツプレベルと記す。)
がクランプ電位VAにクランプされる。同期分離
回路4において、同期信号がビデオ信号Aから分
離抽出される。分離抽出された同期信号はクラン
プ回路3に供給され、そこにおいて同期信号の最
高電位部における電位またはシンクチツプレベル
がクランプ電位VAにクランプされる。クランプ
電位VAを発生する電圧源1の出力端に電圧VB
発生する第2電圧源5が接続され、電圧源5の出
力端における電位が所定電位VA+VBとなる。そ
の所定電位VA+VB、クランプ回路2の出力B及
びクランプ回路3の出力Cの各々はスイツチ手段
6に供給される。
In FIG. 1, a predetermined clamp potential V A is applied from a first voltage source 1 to first and second clamp circuits 2 and 3.
is supplied to. A video signal A is supplied to each of the clamp circuit 2 and the sync separation circuit 4 via an input terminal IN. In the clamp circuit 2, the pedestal level of the video signal A or the potential at the lowest potential portion of the synchronization signal included in the video signal A (hereinafter referred to as the sync chip level).
is clamped to the clamp potential V A. In the synchronization separation circuit 4, the synchronization signal is separated and extracted from the video signal A. The separated and extracted synchronization signal is supplied to a clamp circuit 3, where the potential at the highest potential portion of the synchronization signal or the sync chip level is clamped to the clamp potential VA . A second voltage source 5 that generates a voltage V B is connected to the output end of the voltage source 1 that generates the clamp potential V A , and the potential at the output end of the voltage source 5 becomes a predetermined potential V A +V B. The predetermined potential V A +V B , the output B of the clamp circuit 2 and the output C of the clamp circuit 3 are each supplied to the switch means 6 .

スイツチ手段6において、所定電位VA+VB
出力Cの各々は第1スイツチ素子としてのビデオ
スイツチ素子SW1のX側接点、Y側接点の各々に
供給される。スイツチ素子SW1の可動接点は第2
スイツチ素子としてのビデオスイツチSW2のY側
接点に接続されている。スイツチ素子SW2のX側
接点には出力Bが供給され、スイツチ素子SW2
可動接点は出力端子OUTに接続されている。尚、
スイツチ素子SW1及びSW2の各々において、制御
入力端子CONT1及びCONT2の各々に印加され
る2値信号D及びEの各々が高レベルの時それら
各々の可動接点がX側の接点と接触し、信号D及
びEの各々が低レベルの時可動接点がY側の接点
と接触する。また、同期分離回路4は、その出力
である分離抽出された同期信号における振幅がビ
デオ信号Aに含まれている同期信号における振幅
すなわちビデオ信号Aにおけるペデスタルレベル
とシンクチツプレベルとの電位差VCに等しくな
るように構成されている。
In the switch means 6, a predetermined potential V A +V B ,
Each of the outputs C is supplied to each of the X side contact and the Y side contact of the video switch element SW1 as the first switch element. The movable contact of switch element SW 1 is the second
It is connected to the Y side contact of the video switch SW2 as a switch element. The output B is supplied to the X-side contact of the switch element SW 2 , and the movable contact of the switch element SW 2 is connected to the output terminal OUT. still,
In each of the switch elements SW 1 and SW 2 , when each of the binary signals D and E applied to each of the control input terminals CONT 1 and CONT 2 is at a high level, the movable contact of each of them comes into contact with the contact on the X side. However, when each of the signals D and E is at a low level, the movable contact contacts the Y-side contact. The synchronization separation circuit 4 also determines that the amplitude of the separated and extracted synchronization signal, which is the output thereof, is determined by the amplitude of the synchronization signal included in the video signal A, that is, the potential difference V C between the pedestal level and the sync chip level in the video signal A. are constructed to be equal.

以上の構成における動作を第2図を用いて説明
する。クランプ回路2及び3においてシンクチツ
プレベルがクランプ電位VAにクランプされるよ
うにした場合において、入力端子INに第2図a
に示す如くペデスタルレベル及びシンクチツプレ
ベルが変動した正極性のビデオ信号が印加された
時クランプ回路2の出力Bは第2図bに示す如く
シンクチツプレベルが電位VAにクランプされた
ビデオ信号となるこの時ペデスタルレベルは電位
VA+VCとなる。それと同時に同期分離回路4よ
りクランプ回路3に同期分離された同期信号が供
給され、クランプ回路3の出力Cは第2図cに示
す如くシンクチツプレベルがクランプ電位VA
クランプされた同期信号となる。この時の出力C
の低電位部における電位はクランプ電位VAであ
り、高電位部における電位はクランプ電位VA
ら同期信号の振幅に相当する電位差VCだけ高電
位である。
The operation of the above configuration will be explained using FIG. 2. When the sink chip level is clamped to the clamp potential V A in clamp circuits 2 and 3, the input terminal IN is
When a positive video signal in which the pedestal level and the sync chip level fluctuate as shown in FIG . At this point, the pedestal level is the potential
It becomes V A + V C. At the same time, a synchronously separated synchronous signal is supplied from the synchronous separator 4 to the clamp circuit 3, and the output C of the clamp circuit 3 is a synchronous signal whose sync chip level is clamped to the clamp potential V A as shown in FIG. 2c. Become. Output C at this time
The potential at the low potential portion of is the clamp potential V A , and the potential at the high potential portion is higher than the clamp potential V A by a potential difference V C corresponding to the amplitude of the synchronization signal.

今、電圧源5の電圧VBがクランプ回路2,3
より出力される同期信号の実際の振幅に相当する
電位差VCに等しくなるように調節したのち入力
端子CONT1,CONT2の各々に高電位信号、低
電位信号の各々が印加されるとスイツチ素子SW1
における可動接点はX側の接点に接触しスイツチ
素子SW2における可動接点はY側の接点に接触す
る。その結果、出力端子OUTに供給される信号
Fはクランプ回路2から出力される信号Bのペデ
スタルレベルにおける電位VA+VCと等しい一定
な定レベル信号となる。かかる動作は、供給側の
ビデオ機器が例えば電源投入後から定常状態にな
るまでの間等において被供給側のビデオ機器に不
安定なビデオ信号や同期信号が供給されないよう
にビデオスイツチ回路をオフ状態にする場合に行
なわれ、供給側のビデオ機器が定常状態になり安
定したビデオ信号や同期信号を出力する時におい
て必要以上のレベル変動が生じるのが防止される
(第2図f区間P)。
Now, voltage V B of voltage source 5 is applied to clamp circuits 2 and 3.
When a high potential signal and a low potential signal are applied to each of the input terminals CONT 1 and CONT 2 after adjusting the potential difference to be equal to the potential difference V C corresponding to the actual amplitude of the synchronization signal output from the switch element. SW 1
The movable contact in switch element SW2 contacts the contact on the X side, and the movable contact in switch element SW2 contacts the contact on the Y side. As a result, the signal F supplied to the output terminal OUT becomes a constant level signal equal to the potential V A +V C at the pedestal level of the signal B output from the clamp circuit 2. This operation turns off the video switch circuit so that unstable video signals and synchronization signals are not supplied to the supplied video equipment during the period from when the supplying video equipment is turned on until it reaches a steady state. This is done when the video equipment on the supply side is in a steady state and outputs stable video signals and synchronization signals, thereby preventing more level fluctuations than necessary (section f in FIG. 2).

次に、入力端子CONT1,CONT2の各々に低
電位信号が印加されるとスイツチ素子SW1,SW2
の各々における可動接点はそれぞれY側の接点に
接触する。その結果、出力端子OUTにおける信
号Fはクランプ回路3の出力Cと同一の信号すな
わち同期信号のみとなる(第2図f区間R)。
Next, when a low potential signal is applied to each of the input terminals CONT 1 and CONT 2 , the switch elements SW 1 and SW 2
The movable contacts in each contact the Y-side contacts. As a result, the signal F at the output terminal OUT becomes only the same signal as the output C of the clamp circuit 3, that is, a synchronous signal (section f in FIG. 2).

また、入力端子CONT2に高電位信号が印加さ
れるとスイツチ素子SW2における可動接点がX側
の接点に接触しスイツチ素子SW1の状態に無関係
に信号Fはシンクチツプレベルがクランプ電位
VAにクランプされたビデオ信号すなわちクラン
プ回路2の出力Bと同一の信号となる(第2図f
区間Q)。
Furthermore, when a high potential signal is applied to the input terminal CONT 2 , the movable contact in switch element SW 2 contacts the contact on the X side, and regardless of the state of switch element SW 1 , the sink chip level of signal F becomes the clamp voltage.
It is the same signal as the video signal clamped to V A , that is, the output B of the clamp circuit 2 (Fig. 2 f
Section Q).

以上は、シンクチツプレベルをクランプ電位
VAにクランプした場合の動作であるが、ペデス
タルレベルをクランプ電位VAにクランプした場
合においても電圧源5の電圧VBが零になるよう
に調節することにより同様の動作が得られる。但
し、この場合信号B,C,Fの各々におけるシン
クチツプレベルはVA−VCとなる。また、第2図
fの区間Pに出力される直流電位は必らずしもペ
デスタル電位である必要はなく、供給側及び被供
給側の要求に合致した最適の任意の電位になるよ
うに電圧源5の電圧VBを調節しても良い。
The above is the clamping potential of the sync chip level.
Although this is the operation when the pedestal level is clamped to the clamp potential V A , the same operation can be obtained by adjusting the voltage V B of the voltage source 5 to be zero. However, in this case, the sync chip level of each of the signals B, C, and F becomes V A - V C. In addition, the DC potential output in section P in Figure 2 f does not necessarily have to be the pedestal potential, but can be set to any optimal potential that meets the requirements of the supply side and the supplied side. The voltage V B of the source 5 may be adjusted.

以上詳述した如く本考案によるビデオスイツチ
回路は、2つのクランプ回路、2つのビデオスイ
ツチ素子、2つの電圧源及び1つの同期分離回路
からなる簡単な構成となつている。また、本考案
によるビデオスイツチ回路は、同期分離回路4の
出力を直接出力せずクランプ回路3を介して出力
する構成なので、また電圧源5の電位をクランプ
回路2,3より実際に出力される同期信号の振幅
と等しく設定しているので、出力端子OUTに供
給される信号Fにおけるペデスタルレベル及びシ
ンクチツプレベルがスイツチの切替に際して安定
しており、被供給側のビデオ機器の同期を乱すこ
とがない。さらにまた、本考案によるビデオスイ
ツチ回路は同一集積回路内に集積化することが容
易な構成なので、集積化することによつて各素子
のばらつき及び温度等による変動を均一に抑えて
出力される信号を安定なものにすることができ
る。
As detailed above, the video switch circuit according to the present invention has a simple structure consisting of two clamp circuits, two video switch elements, two voltage sources, and one synchronous separation circuit. Furthermore, since the video switch circuit according to the present invention has a configuration in which the output of the sync separation circuit 4 is not directly output but is output via the clamp circuit 3, the potential of the voltage source 5 is actually output from the clamp circuits 2 and 3. Since the amplitude is set equal to the amplitude of the synchronization signal, the pedestal level and sync chip level of the signal F supplied to the output terminal OUT are stable when the switch is switched, and the synchronization of the video equipment on the supplied side is not disturbed. do not have. Furthermore, since the video switch circuit according to the present invention has a configuration that can be easily integrated into the same integrated circuit, by integrating it, it is possible to uniformly suppress variations in each element and fluctuations due to temperature, etc., and output signals. can be made stable.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本考案の一実施例を示すブロツク
図、第2図は、第1図における動作を示す波形図
である。 主要部分の符号の説明、1,5……電圧源、
2,3……クランプ回路、4……同期分離回路、
SW1,SW2……ビデオスイツチ素子。
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG. 2 is a waveform diagram showing the operation in FIG. 1. Explanation of symbols of main parts, 1, 5... Voltage source,
2, 3... Clamp circuit, 4... Synchronous separation circuit,
SW1 , SW2 ...Video switch elements.

Claims (1)

【実用新案登録請求の範囲】 (1) ビデオ信号における第1所定部における電位
を所定クランプ電位にクランプする第1クラン
プ回路と、前記ビデオ信号に含まれる同期信号
を分離抽出する同期分離回路と、分離抽出され
た前記同期信号における前記第1所定部に対応
した第2所定部における電位を前記所定クラン
プ電位にクランプする第2クランプ回路と、前
記第1及び第2クランプ回路の各々に前記所定
クランプ電位を供給する第1電圧源と、前記所
定クランプ電位と所定差を有する所定電位を発
生する第2電圧源と、前記第1及び第2クラン
プ回路の出力及び前記所定電位のうちのいずれ
か1を選択的に出力端子に供給するスイツチ手
段とからなることを特徴とするビデオスイツチ
回路。 (2) 前記スイツチ手段は前記所定電位及び前記第
2クランプ回路の出力のうちのいずれか一方を
選択的に出力する第1スイツチ素子と、前記第
1スイツチ素子の出力及び前記第1クランプ回
路の出力のうちいずれか一方を選択的に出力端
子に供給する第2スイツチ素子とからなること
を特徴とする実用新案登録請求の範囲第1項記
載のビデオスイツチ回路。
[Claims for Utility Model Registration] (1) A first clamp circuit that clamps the potential at a first predetermined portion of the video signal to a predetermined clamp potential, and a synchronization separation circuit that separates and extracts a synchronization signal included in the video signal; a second clamp circuit that clamps a potential at a second predetermined portion corresponding to the first predetermined portion in the separated and extracted synchronization signal to the predetermined clamp potential; a first voltage source that supplies a potential; a second voltage source that generates a predetermined potential having a predetermined difference from the predetermined clamp potential; and any one of the outputs of the first and second clamp circuits and the predetermined potential. and switch means for selectively supplying video to an output terminal. (2) The switch means includes a first switch element that selectively outputs either the predetermined potential or the output of the second clamp circuit, and an output of the first switch element and the output of the first clamp circuit. 2. The video switch circuit according to claim 1, further comprising a second switch element that selectively supplies one of the outputs to the output terminal.
JP20181U 1981-01-05 1981-01-05 Expired JPS631500Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20181U JPS631500Y2 (en) 1981-01-05 1981-01-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20181U JPS631500Y2 (en) 1981-01-05 1981-01-05

Publications (2)

Publication Number Publication Date
JPS57113574U JPS57113574U (en) 1982-07-14
JPS631500Y2 true JPS631500Y2 (en) 1988-01-14

Family

ID=29818100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20181U Expired JPS631500Y2 (en) 1981-01-05 1981-01-05

Country Status (1)

Country Link
JP (1) JPS631500Y2 (en)

Also Published As

Publication number Publication date
JPS57113574U (en) 1982-07-14

Similar Documents

Publication Publication Date Title
JPS6049391B2 (en) video switch circuit
JPS631500Y2 (en)
JPH04314270A (en) Clamping circuit
KR840006585A (en) Signal sampling circuit
US4956712A (en) Apparatus for delaying a sub-aural signal in a television receiver
KR900001325Y1 (en) Synchronizing devision circuit for satelite signal receiver
JP2738041B2 (en) Clamping device
JP2517862Y2 (en) Clamp circuit
JPH03237880A (en) Synchronizing separator circuit
JP2572758B2 (en) DC regeneration circuit
JPH04275780A (en) Clamping device
JPH0139014Y2 (en)
KR100254250B1 (en) A circuit and method for controlling clamp level
JPH0123988B2 (en)
JPH03262383A (en) Synchronization separation circuit
JPH0638492Y2 (en) Analog switch circuit
JPH05110895A (en) Switching circuit for video signal processing system
JPS63305675A (en) Synchronous point clamping circuit for video signal
JPH02137478A (en) Video signal processing circuit
JPH04159867A (en) Video signal processing circuit
JPH01205687A (en) Muting circuit
JPH02222288A (en) Video analog digital converter
JPH05300400A (en) Synchronizing signal extraction circuit
JPH02172316A (en) Clamp circuit
JPH08149338A (en) Video signal processor