JPH04275780A - Clamping device - Google Patents
Clamping deviceInfo
- Publication number
- JPH04275780A JPH04275780A JP3037632A JP3763291A JPH04275780A JP H04275780 A JPH04275780 A JP H04275780A JP 3037632 A JP3037632 A JP 3037632A JP 3763291 A JP3763291 A JP 3763291A JP H04275780 A JPH04275780 A JP H04275780A
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- switch
- clamping
- input terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 11
- 239000002131 composite material Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、テレビジョン信号をA
/D変換する場合などに使用される数種類のクランプ方
式を必要とするクランプ装置に関する。[Industrial Application Field] The present invention provides a method for converting television signals into A
The present invention relates to a clamping device that requires several types of clamping methods and is used in cases such as /D conversion.
【0002】0002
【従来の技術】図3は、従来のクランプ装置を示すブロ
ック図である。図において、(1)は第1のクランプ信
号入力端子、(2)は第2の信号入力端子、(3)は第
3の信号入力端子、(4)は第1のクランプ容量、(5
)は第2のクランプ容量、(6)は第3のクランプ容量
、(7)は第1のクランプ回路、(8)は第2のクラン
プ回路、(9)は第3のクランプ回路、(10)は第1
−3のクランプ出力を切り換えるためのスイッチ、(1
1)はスイッチの切換信号入力端子、(12)はクラン
プ出力信号端子である。2. Description of the Related Art FIG. 3 is a block diagram showing a conventional clamping device. In the figure, (1) is the first clamp signal input terminal, (2) is the second signal input terminal, (3) is the third signal input terminal, (4) is the first clamp capacitor, and (5) is the third signal input terminal.
) is the second clamp capacitor, (6) is the third clamp capacitor, (7) is the first clamp circuit, (8) is the second clamp circuit, (9) is the third clamp circuit, (10 ) is the first
-3 switch for switching the clamp output, (1
1) is a switching signal input terminal of the switch, and (12) is a clamp output signal terminal.
【0003】図4はクランプ回路の一例を示す回路図で
あり、図において、(13a),(13b),(13c
)はクランプ用トランジスタ、(14a),(14b)
,(14c)はトランジスタ(13a),(13b),
(13c)のコレクタ端子、(15a),(15b),
(15c)は電圧源、(16a),(16b),(16
c)はトランジスタ(13a),(13b),(13c
)のエミッタ端子である。FIG. 4 is a circuit diagram showing an example of a clamp circuit. In the figure, (13a), (13b), (13c)
) are clamp transistors, (14a), (14b)
, (14c) are transistors (13a), (13b),
(13c) collector terminal, (15a), (15b),
(15c) is a voltage source, (16a), (16b), (16
c) are transistors (13a), (13b), (13c)
) is the emitter terminal of
【0004】次に動作について説明する。今、第1の信
号入力端子(1)に入力された信号は、クランプ回路(
7)によってクランプ容量(4)に充電される。例えば
、複合ビデオ信号の場合を考えると、同期信号期間中は
クランプ容量に充電され、それ以外の期間では充電は行
われずにリーク電流或いはベース電流によって放電させ
られる。但し、この電流は通常無視できる位小さく、一
水平期間中は同期信号期間に充電した電圧を保持してお
くことができる。この例では同期信号でのクランプ動作
を説明したが、バックポーチの位置で位置指定したクラ
ンプ動作も可能である。この場合は、クランプ用パルス
が必要になる。このようなクランプ動作が信号入力端子
(2),(3)についても同様に行われる。クランプさ
れた信号は、このうちのどれかを選択するためのスイッ
チ(10)に入力される。このスイッチ(10)は切換
信号入力端子(11)によって所望のクランプ出力が選
択され、クランプ出力信号端子(12)から出力される
。Next, the operation will be explained. Now, the signal input to the first signal input terminal (1) is transmitted to the clamp circuit (
7) charges the clamp capacitor (4). For example, considering the case of a composite video signal, the clamp capacitor is charged during the synchronization signal period, and is not charged during other periods and is discharged by leakage current or base current. However, this current is normally negligibly small, and the voltage charged during the synchronization signal period can be held during one horizontal period. In this example, a clamping operation using a synchronization signal has been described, but a clamping operation that specifies a position on the back porch is also possible. In this case, a clamping pulse is required. Such a clamping operation is similarly performed for the signal input terminals (2) and (3). The clamped signal is input to a switch (10) for selecting one of them. A desired clamp output of this switch (10) is selected by a switching signal input terminal (11) and outputted from a clamp output signal terminal (12).
【0005】実際のクランプ回路の簡単な例を図4に示
す。クランプ用トランジスタ(13a),(13b),
(13c)のベースに或る電圧が印加され、エミッタに
クランプ容量を介して信号が入力される。トランジスタ
のコレクタ(14a),(14b),(14c)は、電
源電圧に接続されている。トランジスタ(13a),(
13b),(13c)はnpn型トランジスタである。
従って、電圧源(15a),(15b),(15c)の
電圧を(V15a),(V15b),(V15c)とす
ると、トランジスタ(13a),(13b),(13c
)はそれぞれエミッタ電圧がV15a−Vbe,V15
b−Vbe,V15c−Vbe(Vbeはトランジスタ
のベース−エミッタ間電圧)より低い電圧になった時に
オンし、クランプ容量(4),(5),(6)をそれぞ
れ充電することになる。複合ビデオ信号の場合には、同
期信号時のみオンし、同期信号以外ではクランプ容量に
電圧が保持されるので、エミッタが同期信号時より高い
電圧となり、トランジスタはオフとなる。同期信号期間
以外でクランプする場合には、電圧源(15a),(1
5b),(15c)を印加する期間を指定すれば可能で
ある。A simple example of an actual clamp circuit is shown in FIG. Clamping transistors (13a), (13b),
A certain voltage is applied to the base of (13c), and a signal is input to the emitter via the clamp capacitor. The collectors (14a), (14b), and (14c) of the transistors are connected to a power supply voltage. Transistor (13a), (
13b) and (13c) are npn type transistors. Therefore, if the voltages of voltage sources (15a), (15b), (15c) are (V15a), (V15b), (V15c), then transistors (13a), (13b), (13c)
) have emitter voltages of V15a-Vbe and V15, respectively.
When the voltage becomes lower than b-Vbe and V15c-Vbe (Vbe is the voltage between the base and emitter of the transistor), it turns on and charges the clamp capacitors (4), (5), and (6), respectively. In the case of a composite video signal, the transistor is turned on only when there is a synchronizing signal, and the voltage is held in the clamp capacitor when there is not a synchronizing signal, so the emitter becomes a higher voltage than when the synchronizing signal is received, and the transistor is turned off. When clamping outside the synchronization signal period, voltage sources (15a) and (1
This is possible by specifying the period for applying 5b) and (15c).
【0006】このように、三つのクランプ回路共動作状
態にしておいて、どれか一つをスイッチで選択する回路
構成になっている。[0006] As described above, the circuit configuration is such that the three clamp circuits are in a cooperating state and one of the clamp circuits is selected by a switch.
【0007】[0007]
【発明が解決しようとする課題】従来のクランプ装置は
以上のように構成されているので、ほとんど入力信号を
選択する必要がない場合、或いは低速で入力信号を切換
る場合などについては、本例で三つのクランプ容量が必
要で、また入力端子も多数、上記例では三つ必要である
などの問題があった。[Problem to be Solved by the Invention] Since the conventional clamp device is configured as described above, this example is suitable for cases where there is almost no need to select input signals or when input signals are switched at low speed. In this case, three clamp capacitors are required, and there are also many input terminals, three in the above example.
【0008】更に、クランプ回路全部を常に動作させて
いるので、消費電力が多くなるという問題もあった。Furthermore, since all the clamp circuits are constantly operating, there is also the problem of increased power consumption.
【0009】本発明は上記従来の課題に鑑み為されたも
のであり、その目的は、クランプ容量を一つにできると
共に、入力端子を一つにでき、また消費電力を少なくで
きるクランプ装置を提供することにある。The present invention has been made in view of the above-mentioned conventional problems, and its purpose is to provide a clamp device that can have one clamp capacitance, one input terminal, and reduce power consumption. It's about doing.
【0010】0010
【課題を解決するための手段】上記目的を達成するため
に本発明に係るクランプ装置は、スイッチにより三つの
クランプ回路の内どれか一つだけを動作させ、他の回路
動作を停止させる回路構成にしたものである。[Means for Solving the Problems] In order to achieve the above object, the clamp device according to the present invention has a circuit configuration in which only one of three clamp circuits is operated by a switch and the operation of the other circuits is stopped. This is what I did.
【0011】[0011]
【作用】本発明に係るスイッチは、各クランプ回路のい
ずれか一つのトランジスタのベースに電圧源を印加して
クランプ用トランジスタを動作させ、他のクランプ用ト
ランジスタのベースを接地して動作を停止させる。[Operation] The switch according to the present invention operates the clamp transistor by applying a voltage source to the base of any one transistor in each clamp circuit, and stops the operation by grounding the bases of the other clamp transistors. .
【0012】0012
【実施例】以下、図面に基づき本発明の好適な実施例に
ついて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings.
【0013】図2において、(17a),(17b),
(17c)はクランプ用トランジスタのベースを接地す
るための抵抗である。In FIG. 2, (17a), (17b),
(17c) is a resistor for grounding the base of the clamping transistor.
【0014】次に動作について説明する。今、信号入力
端子(1)に入力された複合ビデオ信号は、切換入力端
子(11)から与えられた信号に従って、スイッチ(1
0)において(a),(b),(c)のいずれかが選択
される。例えば、(a)が選択された場合、クランプ回
路(7)のクランプ用トランジスタ(13a)のベース
には電圧源(15)の電圧V15が印加される。従って
、信号出力端子(12)の電圧がV15−Vbe(Vb
eはトランジスタのベース、エミッタ間電圧)より低く
なると、トランジスタ(13a)がオンして、クランプ
容量(4)を充電する。複合ビデオ信号の場合には、同
期信号期間中だけ充電が行われ、それ以外は保持される
。他のクランプ回路(8),(9)のクランプ用トラン
ジスタ(13b),(13c)のベースは接地されるの
で、トランジスタ(13b),(13c)はオフとなる
。切換信号によりスイッチ(a),(b),(c)を選
択し、電圧源(15)の電圧を変えれば、3通りのクラ
ンプが可能となる。 尚、上記実施例では、npn型
トランジスタを使用する場合で、且つクランプパルスを
用いない場合について説明したが、pnpトランジスタ
でもよく、またクランプパルスを用いてもよい。更に、
クランプ回路は複数のトランジスタを用いた差動アンプ
などでもよく、上記実施例と同様の効果が得られる。Next, the operation will be explained. Now, the composite video signal input to the signal input terminal (1) is transferred to the switch (1) according to the signal given from the switching input terminal (11).
0), one of (a), (b), and (c) is selected. For example, when (a) is selected, the voltage V15 of the voltage source (15) is applied to the base of the clamp transistor (13a) of the clamp circuit (7). Therefore, the voltage at the signal output terminal (12) is V15-Vbe (Vb
When e becomes lower than the base-emitter voltage of the transistor, the transistor (13a) turns on and charges the clamp capacitor (4). In the case of composite video signals, charging occurs only during the synchronization signal period and is held otherwise. Since the bases of the clamping transistors (13b) and (13c) of the other clamp circuits (8) and (9) are grounded, the transistors (13b) and (13c) are turned off. By selecting switches (a), (b), and (c) using a switching signal and changing the voltage of the voltage source (15), three types of clamping are possible. In the above embodiment, the case where an npn type transistor is used and no clamp pulse is used has been described, but a pnp transistor may be used or a clamp pulse may be used. Furthermore,
The clamp circuit may be a differential amplifier using a plurality of transistors, and the same effect as in the above embodiment can be obtained.
【0015】[0015]
【発明の効果】以上説明したように本発明によれば、複
数個のクランプ回路のうち、どれか一つを動作状態とし
、他のクランプ回路を停止させる構成としたので、クラ
ンプ容量が一個と入力端子が一個で済み、また消費電力
を低減させることができる。As explained above, according to the present invention, one of the plurality of clamp circuits is put into operation and the other clamp circuits are stopped. Only one input terminal is required, and power consumption can be reduced.
【図1】本発明の一実施例に係るクランプ装置のブロッ
ク図。FIG. 1 is a block diagram of a clamp device according to an embodiment of the present invention.
【図2】本発明に用いられるクランプ回路図。FIG. 2 is a clamp circuit diagram used in the present invention.
【図3】従来のクランプ装置のブロック図。FIG. 3 is a block diagram of a conventional clamp device.
【図4】従来のクランプ回路図。FIG. 4 is a conventional clamp circuit diagram.
1 クランプ信号入力端子 4 クランプ容量 10 スイッチ 11 スイッチ切換信号入力端子 12 クランプ信号出力端子 13 クランプ用トランジスタ 15 電圧源 1 Clamp signal input terminal 4 Clamp capacity 10 Switch 11 Switch switching signal input terminal 12 Clamp signal output terminal 13 Clamp transistor 15 Voltage source
Claims (1)
と、前記入力端子とクランプ回路の共通出力との間のク
ランプ用容量と、前記各クランプ回路の内の任意の一を
動作状態にするスイッチと、前記スイッチのモードを切
り換えるための入力端子と、前記クランプ回路の共通出
力端子を備えたことを特徴とするクランプ装置。1. Two or more clamp circuits, a signal input terminal, a clamping capacitor between the input terminal and a common output of the clamp circuits, and an arbitrary one of the clamp circuits in an operating state. A clamp device comprising: a switch for switching the mode of the switch; an input terminal for switching the mode of the switch; and a common output terminal for the clamp circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3037632A JPH04275780A (en) | 1991-03-04 | 1991-03-04 | Clamping device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3037632A JPH04275780A (en) | 1991-03-04 | 1991-03-04 | Clamping device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04275780A true JPH04275780A (en) | 1992-10-01 |
Family
ID=12503018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3037632A Pending JPH04275780A (en) | 1991-03-04 | 1991-03-04 | Clamping device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04275780A (en) |
-
1991
- 1991-03-04 JP JP3037632A patent/JPH04275780A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1184262A (en) | Signal transfer device having a transfer characteristic which is adjustable in steps | |
JPH04275780A (en) | Clamping device | |
EP0388919B1 (en) | Matrix circuit of FM stereo multiplex demodulation circuit | |
JPH039418Y2 (en) | ||
JPS605663Y2 (en) | Video signal switch | |
US4278954A (en) | Suppressed carrier modulator using differential amplifier | |
JPH0713031Y2 (en) | Horizontal sync signal processing circuit | |
JP2573644B2 (en) | Video signal switching device | |
KR100227098B1 (en) | Clamping circuit | |
GB1447869A (en) | Circuit arrangement for a television or radio receiver for switching a tuning voltage from a preset tuning potentiometer to a voltage controllable tuning element at will | |
KR100254250B1 (en) | A circuit and method for controlling clamp level | |
JPH0638492Y2 (en) | Analog switch circuit | |
JPH03154479A (en) | Clamp circuit | |
KR0164527B1 (en) | Circuit for controlling input-polarity of synchronization signals | |
KR950001174B1 (en) | Auto-cutout circuit of input signal | |
JPH04159867A (en) | Video signal processing circuit | |
KR910004407Y1 (en) | Sound multiplex mode control circuit | |
JPH08181885A (en) | Clamp circuit and synchronizing signal elimination circuit using the same | |
JPS631500Y2 (en) | ||
JP2925243B2 (en) | Video signal switching circuit | |
JPH05110895A (en) | Switching circuit for video signal processing system | |
JPH0543693U (en) | Audio signal switching circuit | |
JPH0372784A (en) | Synchronizing signal separator circuit | |
JPS6333358B2 (en) | ||
JPS61148981A (en) | Signal switching circuit |