JPH03231507A - モノステーブル・マルチバイブレータ回路 - Google Patents
モノステーブル・マルチバイブレータ回路Info
- Publication number
- JPH03231507A JPH03231507A JP2027637A JP2763790A JPH03231507A JP H03231507 A JPH03231507 A JP H03231507A JP 2027637 A JP2027637 A JP 2027637A JP 2763790 A JP2763790 A JP 2763790A JP H03231507 A JPH03231507 A JP H03231507A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- output
- resistor
- flop
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 30
- 238000010586 diagram Methods 0.000 description 7
- 238000007599 discharging Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はモノステーブル・マルチバイブレータ回路に関
し、特にコンデンサと抵抗との時定数で出力パルス幅を
得る単安定マルチバイブレータに関する。
し、特にコンデンサと抵抗との時定数で出力パルス幅を
得る単安定マルチバイブレータに関する。
従来のこの種のモノステーブル・マルチバイブレータは
、パルス発生前にコンデンサを放電しておき、コンデン
サへの充電時に得られる時定数を利用していた。
、パルス発生前にコンデンサを放電しておき、コンデン
サへの充電時に得られる時定数を利用していた。
第3図は、その従来の具体的回路構成である。
第3図において、従来のモノステーブル・マルチバイブ
レータ回路は、互いに“たすきかけ”されたNANDゲ
ート7.8と、インバータ9゜13と、Nチャネルトラ
ンジスタ10と、ヒステリシス入力回路14と、抵抗1
1と、コンデンサ12とを備えている。NANDゲート
7の一人力は、スタート(START)信号が入力され
、NANDゲート8の圧力は出力(OU T)信号が圧
力され、抵抗11.コンデンサ12の直列体には定電源
電圧VDDが印加されている。
レータ回路は、互いに“たすきかけ”されたNANDゲ
ート7.8と、インバータ9゜13と、Nチャネルトラ
ンジスタ10と、ヒステリシス入力回路14と、抵抗1
1と、コンデンサ12とを備えている。NANDゲート
7の一人力は、スタート(START)信号が入力され
、NANDゲート8の圧力は出力(OU T)信号が圧
力され、抵抗11.コンデンサ12の直列体には定電源
電圧VDDが印加されている。
第4図は第3図の動作を示すタイミング図である。第4
図にも示すように、電源投入後、Nチャンネルトランジ
スタ10がオンし、コンデンサ12が放電状態となって
、回路が安定状態となる。
図にも示すように、電源投入後、Nチャンネルトランジ
スタ10がオンし、コンデンサ12が放電状態となって
、回路が安定状態となる。
ここで、5TART信号にロウパルスが入ると、NAN
Dゲート7.8で構成されるR/Sフリップフロップが
反転し、節点aに示すようにNチャンネルトランジスタ
10はオフし、抵抗11を介して、節点すに示すように
コンデンサ12は充電される。コンデンサ12の端子電
位がヒステリシス入力回路14のハイレベル側のスレッ
シュホールド(■、ゎH)レベルを越えると、節点Cの
信号により前述したR/Sフリップフロップはもとの状
態に復帰し、このときNチャンネルトランジスタ10が
オンするため、コンデンサ12の電荷を瞬時に放電し、
次の5TART信号のロウパルスを待つ状態となる。
Dゲート7.8で構成されるR/Sフリップフロップが
反転し、節点aに示すようにNチャンネルトランジスタ
10はオフし、抵抗11を介して、節点すに示すように
コンデンサ12は充電される。コンデンサ12の端子電
位がヒステリシス入力回路14のハイレベル側のスレッ
シュホールド(■、ゎH)レベルを越えると、節点Cの
信号により前述したR/Sフリップフロップはもとの状
態に復帰し、このときNチャンネルトランジスタ10が
オンするため、コンデンサ12の電荷を瞬時に放電し、
次の5TART信号のロウパルスを待つ状態となる。
出力(OUT)信号は方形波となり、もとの状態にもど
る時トランジスタ10に大きな電流iが流れる。
る時トランジスタ10に大きな電流iが流れる。
前述した従来のモノステーブル・マルチバイブレータは
、コンデンサ12の充電状態のみを利用するため、1回
の動作につき、コンデンサ12の充放電を1回必要とし
、動作回数に比例して、消費電力が増加するという欠点
がある。
、コンデンサ12の充電状態のみを利用するため、1回
の動作につき、コンデンサ12の充放電を1回必要とし
、動作回数に比例して、消費電力が増加するという欠点
がある。
さらにコンデンサ12の放電を瞬時に行うために、多量
の放電々流が流れ、これにより、前述したモノステーブ
ル・マルチバイブレータを含む装置の電源配線に雑音を
生じ、システムの誤動作をひきおこすという欠点がある
。
の放電々流が流れ、これにより、前述したモノステーブ
ル・マルチバイブレータを含む装置の電源配線に雑音を
生じ、システムの誤動作をひきおこすという欠点がある
。
本発明の目的は、前記欠点が解決され、消費電力が少な
くて済み、電源配線に雑音が生じないで済むようにした
モノステーブル・マルチバイブレータ回路を提供するこ
とにある。
くて済み、電源配線に雑音が生じないで済むようにした
モノステーブル・マルチバイブレータ回路を提供するこ
とにある。
本発明のモノステーブル・マルチバイブレータ回路の構
成は、スタートパルスにより出力が反転されるトグルフ
リップフロップと、前記トグルフリップフロップの一出
力に入力を接続し、かつ圧力を抵抗の一端に接続した出
力バッファと、前記抵抗の他端と定電位との間に接続さ
れたコンデンサと、前記抵抗の他端に入力を接続したヒ
ステリシス入力回路と、前記ヒステリシス入力回路の出
力と前記トグルフリップフロップの出力とを入力とする
エクスクル−シブNORゲートとを備えたことを特徴と
する。
成は、スタートパルスにより出力が反転されるトグルフ
リップフロップと、前記トグルフリップフロップの一出
力に入力を接続し、かつ圧力を抵抗の一端に接続した出
力バッファと、前記抵抗の他端と定電位との間に接続さ
れたコンデンサと、前記抵抗の他端に入力を接続したヒ
ステリシス入力回路と、前記ヒステリシス入力回路の出
力と前記トグルフリップフロップの出力とを入力とする
エクスクル−シブNORゲートとを備えたことを特徴と
する。
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例のモノステーブル・マルチバ
イブレータ回路の回路図である。また第2図は第1図の
各部の動作を示すタイミング図である。
イブレータ回路の回路図である。また第2図は第1図の
各部の動作を示すタイミング図である。
第1図において、本実施例は、トグルフリップフロップ
1と、バッファとして作用するインバータ2と、抵抗5
と、コンデンサ6と、ヒステリシス入力回路4と、排他
的NORゲート3とを含み、構成される。
1と、バッファとして作用するインバータ2と、抵抗5
と、コンデンサ6と、ヒステリシス入力回路4と、排他
的NORゲート3とを含み、構成される。
スター) (START)信号は、パルス起動用入力で
あり、トグルフリップフロップ1の〒端子に接続される
。0MO8)ランジスタからなるインバータ2は、トグ
ルフリップフロップ1の−Q°出力に接続され、この出
力は抵抗5に接続される。
あり、トグルフリップフロップ1の〒端子に接続される
。0MO8)ランジスタからなるインバータ2は、トグ
ルフリップフロップ1の−Q°出力に接続され、この出
力は抵抗5に接続される。
コンデンサ6は、抵抗5の他端と地積との間に接続され
、ヒステリシス入力回路4は、コンデンサ6と抵抗5の
接続点6に入力を接続し、その出力をエクスクル−シブ
NORゲート3に接続する。
、ヒステリシス入力回路4は、コンデンサ6と抵抗5の
接続点6に入力を接続し、その出力をエクスクル−シブ
NORゲート3に接続する。
エクスクル−シブNORゲート3の他の入力は、トグル
フリップフロップlのQ出力に接続され、その出力が、
パルス出力OUT信号となる。
フリップフロップlのQ出力に接続され、その出力が、
パルス出力OUT信号となる。
次に、第2図も用いて、第1図の動作について説明する
。まず電源投入後の初期状態を、トグルフリップフロッ
プ1のQ出力をロウレベルと定義すると、CMOSイン
バータ2の出力の節点aはロウレベルとなる。また、抵
抗5とコンデンサ6との接点すは、電源投入直後ロウレ
ベルであるから、ヒステリシス入力回路4の出力節点C
もロウレベルであり、出力信号にはハイレベルが出力さ
れる。次に、5TART信号にロウパルスが入ると、立
下りエツジにより、トグルフリップフロップlが反転し
、節点aはハイレベルとなるため、コンデンサ6に抵抗
5を介して充電が開始される。
。まず電源投入後の初期状態を、トグルフリップフロッ
プ1のQ出力をロウレベルと定義すると、CMOSイン
バータ2の出力の節点aはロウレベルとなる。また、抵
抗5とコンデンサ6との接点すは、電源投入直後ロウレ
ベルであるから、ヒステリシス入力回路4の出力節点C
もロウレベルであり、出力信号にはハイレベルが出力さ
れる。次に、5TART信号にロウパルスが入ると、立
下りエツジにより、トグルフリップフロップlが反転し
、節点aはハイレベルとなるため、コンデンサ6に抵抗
5を介して充電が開始される。
このときエクスクル−シフNORゲート3の入力は、異
なったレベルとなるため、圧力(OUT)信号は立下り
、ロウレベルとなる。コンデンサ6の充電が進み、節点
すの電位がヒステリシス入力回路4のL→Hのスレッシ
ュホールド[EEV、)、ヨに達すると、節点Cの電位
がハイレベルになり、エケスクルーシブケー)NOR3
の入力レベルが揃って出力信号は立上り、このOUTに
抵抗5とコンデンサ6とで決する時定数に依存するロウ
パルスが出力される。
なったレベルとなるため、圧力(OUT)信号は立下り
、ロウレベルとなる。コンデンサ6の充電が進み、節点
すの電位がヒステリシス入力回路4のL→Hのスレッシ
ュホールド[EEV、)、ヨに達すると、節点Cの電位
がハイレベルになり、エケスクルーシブケー)NOR3
の入力レベルが揃って出力信号は立上り、このOUTに
抵抗5とコンデンサ6とで決する時定数に依存するロウ
パルスが出力される。
次の5TART信号のロウパルスが入ると、トクルフリ
ップフロップlが反転し、節点aはロウレベルとなる。
ップフロップlが反転し、節点aはロウレベルとなる。
このため、コンデンサ6に充電すれた電荷は、抵抗5を
介して放電を始める。このとき、エクスクル−シブNO
Rケート3の入力は、異なった入力レベルとなるため、
OUTは立下り、ロウレベルとなる。コンデンサ6の放
電が進み、節点すの電位がヒステリシス回路入力のH−
Lのスレッシュホールド電圧■thLにまで低下すると
、節点Cの電位がロウレベルになり、エクスクル−シブ
NORゲート30入カレベルが揃ってOUTは立上り、
OUTに前述した充電時同様のロウパルスが圧力される
。
介して放電を始める。このとき、エクスクル−シブNO
Rケート3の入力は、異なった入力レベルとなるため、
OUTは立下り、ロウレベルとなる。コンデンサ6の放
電が進み、節点すの電位がヒステリシス回路入力のH−
Lのスレッシュホールド電圧■thLにまで低下すると
、節点Cの電位がロウレベルになり、エクスクル−シブ
NORゲート30入カレベルが揃ってOUTは立上り、
OUTに前述した充電時同様のロウパルスが圧力される
。
以上説明したように、本発明は、コンデンサへの充放電
を共にパルス出力に利用することにより、コンデンサの
充放電回数をパルス発生回数の1/2に減じ、消費電力
の低減を図ることができる効果があり、またコンデンサ
の充放電が常に時定数設定用の抵抗を介して行なわれる
ため、急激な充・放電々流による電源雑音の発生がなく
、システムの動作安定が得られる効果がある。
を共にパルス出力に利用することにより、コンデンサの
充放電回数をパルス発生回数の1/2に減じ、消費電力
の低減を図ることができる効果があり、またコンデンサ
の充放電が常に時定数設定用の抵抗を介して行なわれる
ため、急激な充・放電々流による電源雑音の発生がなく
、システムの動作安定が得られる効果がある。
第1図は本発明の一実施例のモノステーブル・マルチバ
イブレータ回路の回路図、第2図は第1図の動作を示す
タイミング図、第3図は従来のモノステーブル・マルチ
バイブレータ回路の回路図、第4図は第3図の動作を示
すタイミング図である。 1・・・・・トグルフリップフロシフ、2・・・・・・
CMOSインバータ、3・・・・・・エックスクルーシ
ブNORゲート、4.14・・・・・・ヒステリシス入
力回路、5.11・・・・・・抵抗、6.12・・・・
・・コンデンサ、7.8・・・・・・NANDゲート、
9.13・・・・・・インバータ、10・・・・・Nチ
ャンネルトランジスタ。
イブレータ回路の回路図、第2図は第1図の動作を示す
タイミング図、第3図は従来のモノステーブル・マルチ
バイブレータ回路の回路図、第4図は第3図の動作を示
すタイミング図である。 1・・・・・トグルフリップフロシフ、2・・・・・・
CMOSインバータ、3・・・・・・エックスクルーシ
ブNORゲート、4.14・・・・・・ヒステリシス入
力回路、5.11・・・・・・抵抗、6.12・・・・
・・コンデンサ、7.8・・・・・・NANDゲート、
9.13・・・・・・インバータ、10・・・・・Nチ
ャンネルトランジスタ。
Claims (1)
- スタートパルスにより出力が反転されるトグルフリップ
フロップと、前記トグルフリップフロップの一出力に入
力を接続し、かつ出力を抵抗の一端に接続した出力バッ
ファと、前記抵抗の他端と定電位との間に接続されたコ
ンデンサと、前記抵抗の他端に入力を接続したヒステリ
シス入力回路と、前記ヒステリシス入力回路の出力と前
記トグルフリップフロップの出力とを入力とするエクス
クルーシブNORゲートとを備えたことを特徴とするモ
ノステーブル・マルチバイブレータ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2027637A JPH03231507A (ja) | 1990-02-06 | 1990-02-06 | モノステーブル・マルチバイブレータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2027637A JPH03231507A (ja) | 1990-02-06 | 1990-02-06 | モノステーブル・マルチバイブレータ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03231507A true JPH03231507A (ja) | 1991-10-15 |
Family
ID=12226459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2027637A Pending JPH03231507A (ja) | 1990-02-06 | 1990-02-06 | モノステーブル・マルチバイブレータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03231507A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018082169A (ja) * | 2016-11-18 | 2018-05-24 | ユー‐ブロックス アクチエンゲゼルシャフトU−Blox Ag | 自己テスト可能な集積回路装置及び集積回路を自己テストする方法 |
-
1990
- 1990-02-06 JP JP2027637A patent/JPH03231507A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018082169A (ja) * | 2016-11-18 | 2018-05-24 | ユー‐ブロックス アクチエンゲゼルシャフトU−Blox Ag | 自己テスト可能な集積回路装置及び集積回路を自己テストする方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2541585B2 (ja) | リセット信号発生回路 | |
JP2772522B2 (ja) | パワーオン信号発生回路 | |
JPH0452916A (ja) | 半導体集積回路装置 | |
JPS5453240A (en) | Reverse voltage generating circuit | |
JPH03231507A (ja) | モノステーブル・マルチバイブレータ回路 | |
JPS59147524A (ja) | パルス発生回路 | |
GB1475724A (en) | Pulse generator circuits | |
JP3687477B2 (ja) | パワーオンリセット回路 | |
JPS6116590Y2 (ja) | ||
JPS5791029A (en) | Power-on reset circuit | |
KR970024541A (ko) | 로우 패스 필터 | |
JPH0212752Y2 (ja) | ||
SU1026289A1 (ru) | Реверсивный мультивибратор | |
KR840001747Y1 (ko) | 인버터를 사용한 신호 반전 회로 | |
JPS6243367B2 (ja) | ||
JPS645384Y2 (ja) | ||
JPH048668Y2 (ja) | ||
JPS5948568B2 (ja) | フリツプフロツプ回路 | |
SU663093A1 (ru) | Формирователь импульсов | |
JPH0358614A (ja) | 半導体装置 | |
KR930000989Y1 (ko) | 마이크로 컴퓨터용 리세트 장치 | |
SU1690176A1 (ru) | Триггер | |
JPS5924198Y2 (ja) | センサ用コントロ−ラユニット | |
JPS635296Y2 (ja) | ||
JPH0347609B2 (ja) |