JPH03229471A - 高速ダンパ・ダイオードと方法 - Google Patents

高速ダンパ・ダイオードと方法

Info

Publication number
JPH03229471A
JPH03229471A JP2323377A JP32337790A JPH03229471A JP H03229471 A JPH03229471 A JP H03229471A JP 2323377 A JP2323377 A JP 2323377A JP 32337790 A JP32337790 A JP 32337790A JP H03229471 A JPH03229471 A JP H03229471A
Authority
JP
Japan
Prior art keywords
region
diode
thickness
impurity
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2323377A
Other languages
English (en)
Other versions
JP2833205B2 (ja
Inventor
Samuel J Anderson
サミュエル・ジェイ・アンダーソン
William C Simpson
ウィリアム・シー・シンプソン
Daniel J Sullivan
ダニエル・ジェイ・サリバン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH03229471A publication Critical patent/JPH03229471A/ja
Application granted granted Critical
Publication of JP2833205B2 publication Critical patent/JP2833205B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、高電圧、大電力スイッチング・ダイオード用
の手段と方法に関し、ざらに詳しくは、一般的に高解像
度CRTモニタとテレビの偏向用途に使用する高電圧、
大電力スイッチング・ダイオード用の手段と方法に関す
る。
(従来の技術および解決すべき課題) 高電圧、高電力ダイオードは、ソリッド・ステートのC
RTモニタとテレビ受像機の水平偏向回路に広く使用さ
れている。これらのダイオードは、偏向周期の一部の期
間に導通経路を設け、望ましくない発撮を抑制する(例
えば、Kiver andKaufman、  ’ゴe
levision  Simpliied”、  7t
h  Edition。
Delmar Publishers、 Albany
 NY、 pages 392−398参照)。この種
の素子は、技術上「ダンパ・ダイオード」と呼ばれ、高
電圧(例えば、BVR〜400−1600ボルト)に耐
え、実質電流(例えば、I F〜1−10アンペア)を
流し、オンとオフを高速(例えば、TRRとTFR≦3
00ナノ秒)で切り替え、過渡エネルギ(例えば、UI
S≧1−5ミリジユール)の実質的な量を吸収すること
ができなければならない。
CRTモニタとテレビ表示装置は、い1れも高精細度画
像、すなわち高解像度であり、大型画面フォーマットを
有することか引き続き必要とされている。次に、これら
の必要性は、今度はダンパ・ダイオードが高耐電圧、高
速スイッチングおよび高エネルキ吸収能力を有すること
を要求する。
伯の特性、例えば順方向過渡電圧オーバシュートとダイ
の寸法もまた重要である。
従来技術によるダンパ・グイオートの特性は、幾つかの
用途には適しているが、高性能の用途の場合、特に現在
問題となっている大型フォーマットと高解像度システム
の場合については、多くの要望事項かそのまま放置され
ている。したがって、改良された性能を有するダンパ・
ダイオードに対する要望が引き続いて存在する。
過去において、ダンパ・ダイオードの性能を改良する試
みか多く行われた。例えば、ダイオードの逆耐電圧(V
なわち、BVRと略記する)と過渡降伏エネルギー処理
能力(クランプしない誘導性スイッチング・エネルギの
量として測定され、これは逆バイアスされた装置が許容
できるものであり、UISと略記する)は、半導体ダイ
オードの空乏領域の抵抗性および(または)厚さを増加
させることによって高めることができる。しかし、この
種の変更は、−船釣に導通スイッチング速度(すなわち
、順方向過渡回復、TFRと略記する)と順方向過渡導
通ビーク・オーバシュート電圧(TOPOと略記する)
を増加さゼる。
逆方向回復肋間(りなわら、逆方向過渡回復、TRRと
略記する)は、ライフタイム・キラー(lifetim
e killer)の不純物を空間vJ電領領域導入す
ることによって短くすることができる。これはうまくい
くが、一方これによって順方向電圧(VF)の低下が大
きくなる。ダイオード領域(DAと略記する)を増加さ
せることによって、順方向の電圧低下(VF)とTOP
Oを少なくし、定格順方向電流(IFと略記する)を増
加させることかできる。しかし、DAが大きいと、素子
のコストが高くなり、これは、とりわけ、民生用の用途
では望ましくない。
必要なことは、DAを増加させず、TRR1■Fおよび
VFに重大な悪影響を及ぼすことなく、TFRとTOP
Oを減少gt=、UTSとBVRt増加させる手段であ
る。ダイオードの他の重要なパラメータに対して悪影響
を及ぼすことなく、および(または>DAと価格を実質
的に増加させないで、より進歩したCRT偏向回路にと
って最も重要である特性(例えば、BVR,TFR,T
RR,U IS、TOPOW)の幾つかまたはすべてを
改良した高電圧、高電流ダイオードを提供することは現
在まで不可能であった。したがって、従来技術のこれら
の欠陥を克服する改良された手段と方法、特に同等また
はそれ以上のBVR,UIS、TFR,TRRおよびT
OPOを有するダンパ・ダイオードに対する改良された
手段と方法が引き続き必要である。
本発明の目的は、高電圧、高電力、高速スイッチング・
ダイオード用の改良された手段と方法を提供することで
ある。他の目的は、DAを大巾にに増加させず、TRR
,IF、VFまたは他の重要なダイオードの特性を劣化
させないで、最も重要なパラメータ(例えば、BVR,
TFR,U ISおよびTOPO)の幾つかを改良した
ダイオードを提供することである。更に他の目的は、特
に高解像度および(または)大型フォーマットのCRT
(ffl向ドライバの用途に使用するダンパ・ダイオー
ドに適したダイオード用の改良された手段と方法を提供
することである。
(発明の概要) 前述および他の目的と利点は、p i −Nuダイオー
ド横迄によって提供され、このp i −NLIダイオ
ード構造は、好適な実施例では、第1導電性タイプ(例
えば、N )の不純物を多量に添加した半導体基板、第
1の厚さと第1タイプの第1不純物濃度を有し実質的に
均一に少量の不純物(例えば、Nu)を添加した前記基
板上の第1半導体領域、第2の厚さと第1のタイプと反
対の第2のタイプの第2不純物濃度を有し実質的に均一
に少量の不純物(例えば、Pi)を添加した前記第1領
域上の第2半導体領域であって、前記第1領域とPN接
合を形成する前記第2半導体領域、および前記第2領域
と接触し第2導電性タイプ(例えば、P )の不純物を
多量に添加した第3領域によって構成される。
第1領域と第2領域について「厚さ」×「濃度」の積か
実質的に等しく、トナーまたはアクセプタは望ましくは
1平方センチ当たり約2X1012てあり、第1領域と
第2領域の両方の厚さはKsEC/qC以上てめること
か望ましく、ここでに3は半導体の誘電率、qは電荷、
Cはそれぞれの領域の不純物濃度、ECはこの半導体の
降伏電界である。
第1領域と第2領域との間で逆耐電圧をほぼ等しく維持
することが望ましい。好適な実施例の場合、これは、第
1と第2の厚さと濃度を実質的に等しくすることによっ
て行われる。
BVR値か約≧1000ボルトのダイオードの場合、第
1および第2不純物濃度が約≦1015/Cm3であり
、第1と第2の厚さが各々約≧50マイクロメータであ
る。好適な実行の場合、第1と第2領域をエピタキシャ
ルで形成することによって第1と第2形成段階が構成さ
れることが望ましい。好適な実施例の場合、PN接合は
ダイオードの輪郭を付けた「メサ」形の水平方向の周辺
に延び、パッシベーション層によって保護される。
上述の改良されたダイオードは、好適な実施例によれば
、改良された組み立て工程によって提供され、この工程
は、第1導電性タイプ(例えば、N”−)多量の不純物
を添加した半導体基板を設ける段階、第1の厚さと第1
タイプの第1不純物激度を有し実質的に均一に少量の不
純物(例えば、Nu)を添加した半導体領域を前記基板
上に形成する段階、第2の厚さと第1のタイプと反対の
第2のタイプの第2不純物濃度を有し実質的に均一に少
量の不純物(例えば、Pi)を添加した第2半導体領域
を前記第1領域上に形成し、これによって前記第1領域
とのPN接合を形成する段階、および前記第2領域と接
触し第2導電性タイプ(例えば、P )の不純物を多量
に添加した第3領域を形成する段階によって構成される
上記の形成段階は、第1領域と第2領域について「厚ざ
JXr濃度」の積が実質的に等しくなり、トナーまたは
アクセプタは望ましくは1平方センチ当たり約2×10
12となるように厚さと濃度を設定し、第1領域と第2
領域の両方の厚ざをKsE C/ Q C以上に設定す
る段階によって構成されることが望ましく、ここでKS
は半導体の誘電率、qは電荷、Cはそれぞれの領域の不
純物濃度、ECはこの半導体の降伏電界である。
また上記の形成段階は、第1領域と第2領域との間で逆
#4N圧がほぼ等しく維持されるように第1領域と第2
領域を形成する段階によって構成されることが望ましく
、好適な実施例の場合、これは、第1と第2の厚さと濃
度を実質的に等しくする段階によって行われる。
BVR値か約≧1000ボルトのダイオードの場合、第
1および第2領域の形成段階は、第1および第2領域を
約≦10  /Cm3の実質的に均5 −な不純物濃度でエピタキシャルによって成形し、第1
と第2の厚さを約≧50マイクロメータとする段階によ
って構成されることが望ましい。
第1領域と第2領域がエピタキシャルによって形成され
た後、メサ構造を水平方向の周囲にエチングし、PN接
合は不活性物質によって被覆され、ここで終了すること
が望ましい。
ここで使用されるように、rNu」とrPiJという用
語は、それぞれ非常に少量の不純物の添加を行ったN型
とP型の半導体領域を表わし、−船釣に約≦10  、
/cm3のイオン化不純物(添5 加物)濃度を有し、これは約≦5X1014/3 /cm  であることが望ましく、約≦3X1014/
Cm3であることが更に望ましい。
パフメータBVR,IF、TFR,TRR,UIs、T
OPOlDA、VF、およびIFの意味は技術上周知で
あるが、便宜上ここで簡単に要約する。
BVRは、−船釣にIR=1ミリアンペアのアバランシ
ェ電流(JR)における電圧として決定される逆バイア
ス降伏電圧である。IFはアンペアで表わした定格順方
向動作電流であり、VFはIFで動作中の順方向電圧降
下である。
TFRは順方向過渡回復時間であり、通常ナノ秒で示さ
れ、ダイオードか定格のBVRt、:あける阻止から、
定常状態VFの10%以内の順方向の導通に移行するの
に要する時間として決定される。
TRRは通常ナノ秒で示される時間であり、ダイオード
の逆回復電流が最終定常状態での逆漏洩電流レベルの1
0%に減少するのに要するFPI間である。
UISは、「クランプしない誘導性スイッチング」規格
の試験によってダイオードの過渡エネルギ吸収能力を測
定したもので、技術上周知であり、例えば、コイルと逆
方向のダイオードを直列に構成する。このダイオードの
両端に短絡用のスイッチを設ける。既知の電流をこのコ
イルに流してここにエネルギを蓄え、次にスイッチを開
いてこの蓄えたエネルギ(L■2/2)の大部分を阻止
ダイオードに加えてアバランシェすなわちパンチ・スル
ー(punch through)を行なわせる。この
逆バイアスされたダイオードが失敗せず吸収できる過渡
エネルギの量は、容易に決定することができる。
TOPOは、順方向過渡立ち上がりピーク・オーバシュ
ート電圧であり、これは、ダイオードか阻止状態からd
V/d↑の規格を持つ順方向の導通に切り替えられた場
合、このダイオードの両端に現れ、通常約200ポル]
〜/マイクロ秒であり、CRTの波形から容易に決定さ
れる。
DAは、ダイオード領域であり、活性ダイオード領域を
測定することによって容易に決定され、これは、高電圧
メサ・ダイオードの場合、はぼダイの上部表面領域に等
しい。
ダンパ・ダイオードを含むダイオードの特性を表すため
に使用される前述およびその他のパラメータは、当業者
にとて周知である。
(実施例) 第1図は、前述のに1verとにaufmanによる従
来の一般的なCRT水平偏向駆動回路10である。
回路10は、偏向入力端子12、共通端子14、駆動ト
ランジスタ16、ダンパ・ダイオード18、フライバッ
ク・コンデンサ20.ヨーク・コイルすなわちトランス
22および直流電源2・4によって構成される。回路1
0の動作は周知であり、ここでは要約するに止める。
トランジスタ16は、飽和と遮断との間で動作する。ト
ランジスタ16か導通状態ならば、電源24によって決
定される実質的に一定の電圧がコイル22の両端に現れ
、直線的に上昇(正の)する電流かコイル22を介して
流れる。この電流は、CRTビームを直線的に中央から
CRT面の(正の)端部に向かって駆動する。ビームが
CRT面のく正の)端部に到達する場合、掃引周期の前
半か終了し、トランジスタ16は遮断する。
このコイル電流は、急激には停止しないが、トランジス
タ16と通る代わりに同じく正の)方向でコンデンサ2
0に流れ続ける。ヨーク・コイル22とコンデンサ20
は、間隔が↑=2 (LC)172の共撮回路を形成し
、ここでしはヨーク・コイル22のインダクタンスであ
り、Cはコンデンサ20の容量である。この(正の)ヨ
ーク電流は減少し、コイル電圧が共撮による発振のサイ
ン波の最初の4分の1を完了すると、このコイル電流は
ゼロになり、コンデンサ電圧は最大となり、CRTビー
ムは開始点に戻る。これによって、フライバック周期の
前半か終了する。
LC結合の共撮の次の4分の1周期の発振の期間中、コ
ンデンサ20はコイル22を介して放電を行い、コイル
22の電流は反対(負の)方向に流れ、これによってフ
ライバック周期の後半か行われ、ビームをCRTの最初
の偏向からその反対(負の)側に駆動する。(負の)コ
イル電流が共振による発振の第2のの4分の1周期の終
了点で最大値に達すると、CRTビームはその最大(負
の)偏向になり、フライバック周期の後半が終了する。
この(負の)コイル電流は急激には停止しないで、引き
続き同じ(負の)方向に流れる。ダイオード18がない
場合、この電流はコンデンサ201/2 に還流し共振回路は↑−2(LC)   の間隔て共振
を継続するか、これは望ましくない。ヨーク22の極性
が発振の第2の4半周期の終了時点(すなわち、フライ
バック周期の後半の終了時点)に反転する場合、ダンパ
・ダイオード18は順方向にバイアスされ、それ以上の
発振は遮断される。
ヨーク電流はダンパ・ダイオード18を介してゼロに向
かって直線的に減少を始め、これによって、直線棒引周
期の後半を開始し、CRTビームは中央の開始点に戻る
。このヨーク・エネルギーは、コンデンサでなくて電源
に戻る。このヨーク電流かぜ口に達すると、このCRT
ビームは中央の開始位置にあり、掃引周期の後半は終了
し、ダイオード18は遮断され、トランジスタ16は導
通され、上述のシーケンスを再び開始する。
初歩的なテレビCRTの場合でさえ、水平棒引の繰り返
し速度は15,750cpSであり、フライバック間隔
は数マイクロ秒である。−層進歩した高解像度CRTの
場合、水平棒引の繰り返し速度は5ないし10倍も速く
、フライバック間隔はこれに応じて短い。したがって、
ダンパ・ダイオード18は1マイクロ秒の数分の1でオ
ンとオフに切り替わることができなければならず、通常
約300ナノ秒未満であり、200ナノ以下であること
か望ましい。ざらに、ヨークとダンパ・ダイオードの両
端の過渡電圧は非常に大きく、例えば、≧600ボルト
、時には1000ポルトになり1qるので、高い逆耐電
圧もまた必要である。
ざらtこ、ダンパ・ダイオードは、エミッタ・ベース接
合の破壊を引き起こす可能性のある逆極性がトランジス
タ加えられることによってこのトランジスタか破損する
のを保護する。エミッタ・ベースの破壊電圧は一般的に
非常に低く(例えば、約≦10ないし20ボルト)、ダ
ンパ・ダイオード(TOPO)を導通させるのに必要な
過渡過大電圧はこのダイオードの非常に重要な特性であ
る。
もしこのダンパ・ダイオードのTOPO値か高すぎると
、これに付随するトランジスタは不良となる化率か高く
なる。
CRT偏向に適用する場合の高速、高電力、高電圧スイ
ッチング・ダイオードの用途を第1図の回路を使用して
図示したが、これは単に理解を助けるためのみであり、
本発明は、図示した特定の回路または用途に限定される
ものではないことを当業者は理解する。偏向に適用する
場合の多くの変形と伯の回路が知られており、高速、高
電力、高電圧スイッチング・ダイオードもまた技術上周
知の他の重要な用途に使用されている。
高電力、高速、高電圧ダイオードの特性は、その内部I
!造と密接に関連する。第2図は従来技術によるダンパ
・ダイオードの内部構造を示す。第2図は、従来技術に
よるダンパ・ダイオードの部分30から見た簡略化した
概略断面図であり、このダンパ・ダイオードは厚さ33
のN+基板32によって構成され、これは百38を有し
、その上に厚さが35で少量の不純物を添加したN  
(NU)層34と厚ざ37のP 層36が設けられる。
PN接合40はP+層36とNu層34との間に形成さ
れ、実質的に片側だけ段の付いた接合である。PN接合
40とN+基板32を有するインタフェース38との間
のNu層34の厚さと不純物の添加は、一般的に定格B
VR値でパンチ・スルー(punch through
)の発生しない逆バイアス空間電荷領域をサポートする
ように選択される。これを行う手段と方法は、技術上周
知である。層341J1、通常不純物を均一に添加して
エピタキシャル成長によって形成される。
金属領域42と44は、それぞれP 領域36とN+基
板32に接触するように設けられる。この種のダイオド
は、一般的に高いB\/R1命<すなわち、≧600ボ
ルト、時として≧1000ボルト)に耐えなければなら
ないので、パッシベーション層48によって被覆される
「メサ」形の輪郭をした面46がダイオード30の周囲
に設けられ、それ以外の領域ではPN接合は露出される
。輪郭46とパッシベーション48は、電界の密集とさ
もなければ著しくBVRを低下させる表面の状態を減少
ざぜる。この種のデバイスを製造する手段と方法は技術
上周知でおる。
第3図と第4図は、BVRが増加した場合のTFRとT
OPOの変化を示す。実線は、種々の従来技術によるデ
バイスから得られた趨勢を示す。
丸印で表わされる測定点はモトローラ社の製造した従来
技術の形式のダンパ・ダイオルトに対して行われた測定
と推定の結果あり、ひし形と四角形のデータ点は、他の
ダイオード・メーカーのデバイスのものである。これら
のデバイスは、約7mm”のダイオード領域(DA〉、
約1ないし5mJのUIS値および共通したIF、VF
、TRR餡を有する。
第3図と第4図のデータから、3つの異なったメーカー
のデバイスの沖]定に基づいて、より高いBVRの値を
得るための伝統的な方法は、実質的にTFRとTOPO
を増加させることが分かる。
歴史的に、この望ましくない状態を克服する唯一の周知
の方法は、ダイオード領域を広げることであった。しか
し、この方法は経済的ではない。したかつて、他のダイ
オードのパラメータに実質的に不利益を及ぼさず、また
ダイオード領域を増加させないで、ダイオードの性能を
改良するためのアプローチ、特にBVR,U IS、T
FR,#よびTOPOの改善するアプローチか必要であ
る。
本発明の教示にしたかって準備したデバイスは、非常に
改良された特性を有する。このようなデバイスに対する
TFRとTOPOの測定価は、第3図と第4図の三角形
の測定点と破線によって示される。改良された丁FRと
TOPOを@することに加えて、発明のデバイスは、実
質的に同等以下のDA<例えば、7mm2t、、対して
6.5mm2)でもより良好なUIS(例えば、1′I
d、イし5mJに対して20mJ)を有する。これらの
改良されたダイオルトは、第5図に示ダデバイス偶迄を
有し、以下で説明する方法によって形成される。
第5図は、第2図と同様の簡略化した概略断面図である
か、これは本発明の好適な実施例による高電圧、高電力
、高速ダイオードを示す。ここで第2図と5図とで同じ
識別番号を使用し、これらの番号は同じ領域を示す。
第5図を参照して、デバイスの部分60は、厚ざ33と
表面38を有するN 基板32、基板32の表面38上
にある厚ざ81を有するN−(Nu>領域80、領域8
0とPN接合84を形成する厚ざ83のP  (Pi)
領域82、およびインタフェース90の領域82上にあ
る厚さ87のP+領域86によって構成される。金属接
点42.44かP 領域86とN 基板32にそれぞれ
設けられる。
好適な実施例の場合、PN接合84はデバイスの部分6
0の輪郭を施した水平な周辺76まで延びる。水平な周
辺76は、接合84か周辺76を横切る場所での電界密
集を減少させるのを助けるため、(−メサ」形に形成す
ることか望ましい。パッシベーション層71か接合84
の上に設けられ、これは領vi、86の上まで延びるこ
とか望ましい。
「メサ」の形状にすることとパッシベーション層は従来
技術の場合と同様でおるが、「メサ」とパッシベーショ
ン層に対するPN接合の位置か異なるので、結果も昇な
る。このことは以下でより詳しく説明する。
第5図の構造は、第2図に示す従来技術の構造とは幾つ
かの点で異なる。例えば、第2図の従来技術によるデバ
イスの場合、PN接合40は比較的上部のデバイスの表
面3つの近くに位置し、したかって半導体表面39に関
連する結晶欠陥の影響を受けやすい。また、最大電界(
これは接合部で発生する)は、「メサ」形の輪郭をした
周辺46の傾斜か最大である、すなわち垂直に近い場所
である上部表面39と比較的近い場所で発生し、したが
って電界か集中することによるBVRの低下を制限する
輪郭の効果は低下する。さらに、この接合は一側部のみ
て行われる、すなわち、逆バイアス空乏領域は実質的に
Nu領域34にのみ延びる。
第5図に示した本発明のデバイスの場合、PN接合84
はデバイス中のより深い場所に位置し、そのため半導体
の表面89に関連する欠陥の影響か少ない。また最大電
界は、傾斜が低い輪郭の付いた周辺76の傾斜を半分下
った辺りに実質的に位置し、その結果、より強い電界を
拡散させる効果か「メサ」形状から引き出され、その結
果前られるBVRは理論上の最大値により接近する。さ
らに、この接合は両方の側部で行われるので、その結果
、逆バイアス空乏領域は、Nu領域80とPi領域82
の両方に延びる。以下でより詳しく説明するように、本
発明の構造のこれらの特徴は重要な利点を有している。
ダイオードが逆にバイアスされている場合、領域80.
82の最大電界は破壊電界F。より弱くなければならず
、さもなければこのデバイスは破壊、例えば雪崩を起こ
す。グイオートによって維持されている逆バイアス電圧
か、領域80.82の両方を横切って分配され、領域8
0.82の各々の(不純物′a度)×(厚さ)の積か実
質的に同じであり、BVRか≧1000ボルトのデバイ
スの場合、ドナーまたはアクセプタの値か好ましく2 は約2X10  /cm2であることが望ましい。
各領域の厚ざ81.83かに5Eo/qC以上であるこ
とがざらに望ましく、ここでKSは半導体の誘電率、q
は電荷、Cは各領域の不純物a度、およびE。はこの半
導体の破壊電界である。
破壊はパンチ・スルーではなく雪崩によって発生される
ように、また加えられた逆バイアスが領域80.82を
横切ってほぼ等しく分割されるように、領域80.82
の厚さと不純物の添加濃度を選択することか好ましい。
これはBVRの値を最大にする。これは領域80.82
の厚さと濃度をほぼ等しくし、領域80.82の厚さを
各領域の逆電圧BVR,’2に対する各領域内の最大空
乏領域幅よりも広くするすることによって達成されるこ
とか好ましい。
BVR≧1000ボルトのダイオードの場合、領180
.82の不純物濃度は約1015 / Cm 3以下で
あり、約5X 1014/crr+3以下であることか
望ましく、約3x1014/cm3以下であることか更
に望ましく、厚ざ81.83は約50マイクロメータ以
上でなければならず、50ないし80マイクロメ一タ以
上であることが望ましく、50ないし70マイクロメ一
タ以上の範囲であることがざらに望ましい。
本発明の両方の側部で行われ、対称的なP”P 1−N
u−N+構造の実質的な利点は、全エピタキシャル領域
の厚さが同じく例えば、81と83の厚さの合計かほぼ
厚さ35と等しい)場合、P″−P r −Nu−N+
デバイス内の最大電界は、−側部のみで行われるP  
−Nl、lデバイスで発生する電界よりも弱い。BVR
が雪崩破壊の場合のような最大電界E。によって制御さ
れる場合、不純物の添加t、度と層全体のワざか等しい
ならば、両方の側部で行われる4%造はより大きいBV
Rを有する。
Pl−\U構造はトランジスタとの接続にほぼ20年間
使用されてきたが(例えば、Denn i ngand
 Hoe、  ”Epitaxial Pi−Nu N
PN High Voltagepower tran
sistor ”  IEEE Transactio
ns onElectron Devices、 Vo
l、 ED−17No、9. September19
70、 pages 711−716参照)、より高性
能ダイオードに対する要望か永い間おり、また当業者に
よってpi−Nu槽構造永い間知られていたにもかかわ
らず、このP l −Nu槽構造これまで高電圧ダイオ
ードには適用されず、また高電圧ダイオード、特にダン
パ・ダイオードとの接続に有利性を有さす、他の用途で
評価されてきた。
例えば、これまで−側部のP+−Nu (またはN”−
Pi)構造を採用した高電圧ダイオードで過去に必要と
された不純物を少量添加した(低不純物′7p、度)層
に頼ることなく、同等またはそれ以上のBVRの値か得
られることは理解されていなかった。例えば、従来技術
によるBVR≧1000ボルトのP  −NLI−N 
 アパフノンエ型ダンパ・ダイオードは、−船釣に30
’>いし45オーム Cm(約1 x 1014.′c
m3(7)N型)で厚さが100ないし140マイクロ
メータのNLJ層を必要とした。本発明の好適な実施例
の場合、定格BVRの約半分がNu領領域両端で低下す
るとともに約半分がPi領領域両端で低下し、従来技術
によるダイオードと同じまたはこれより高いBVRの設
計の場合、Nu層とPi層の不純物添加濃度は従来使用
されたよりも少なくとも3倍高くできる。例えば、約6
5マイクロメータの18ないL26オーム/cm(7)
Nu (約3X10”/cm3のN型材料)を同じ厚さ
の約45ないし65オ一ム/CmのPi(約3×101
4/Cm3のP型材料)と組み合わせると、上述のP 
 −Nu−Nyバイスて得られるBVRと同等またはそ
れ以上のBVRが得られる。これは大変重要な実際の製
造上の利点であるか、その理由は、エピタキシャルによ
って、またはさもなければ不純物を多聞に添加した基板
(例えば、≦0.003オーム/Cm、iなわチ≧3 
x 1019.、′cm317)N型)の存在する状態
で、および(または)同様のドーピングを行った表面領
域か存在する状態で、非常に少量の不純物を添加した層
を均一かつ再現できるように形成することは非常に困難
であるからである。ざらに、直列に接続されたPi−N
u領領域抵抗性は、順方向に導電するダイオードの直列
抵抗を低下させる傾向があり、これもまた利点である。
ざらに、P i −Nu411造を使用することによっ
て、他の幾つかの点で同様に製造が容易になることは、
これまで評価されていなかった。前に留意したように、
PN接合は、P  −Nuインタフェース40ではなく
てp 1−44uインタフエース84に位置するので、
これは実質的にエピタキシャル層80.82の中央に位
置する、すなわちN″基板32とP+表面領域86との
間のほぼ中間に位置し、表面89と関連する結晶欠陥か
ら十分隔離され、周囲の電界を拡散する場合に端部の輪
郭76の影響に対してより有利な位置(傾斜角が低い)
にある。
さらに、P+領域86は、実質的にP 領域36よりも
薄く作ることができる。以前には、P+領域36とNu
領域34との間に形成されるPN接合40を表面39か
ら実用上できるだけ遠く、また「メサ」の壁46のはる
か下方に位置させる必要かめるので、P+領域36に対
して拡散を比較的深く(例えば、Cが約2×1019/
Cm3でxjが約10ないし40マイクロメータ)する
必要があった。より深い接合部が望ましいとしても、そ
のような深い接合を達成するの必要な非常に永い拡散@
間のコストは禁止的なものであった。また、拡散時間が
このように永くなると、接合の近傍に結晶欠陥をさ・ら
に発生する可能性が高くなる。
発明の構造の場合、比較的薄くて表面濃度が高いP−添
加領!、!86(例えば、C5が〉2×1019/Cm
3で深ざく10マイクロメータ)を使用することができ
るか、その理由は1、領域86は単にP1領域82との
低抵抗接点を形成するだけであり、PN接合84を形成
しないからである。また、P−領域86内に比較的高い
レヘルの欠陥を許容することができるが、その理由は、
このような欠陥はより深い位置にあるPN接合84に僅
かしかまたは全く影響を与えないからである。多くの一
般的なICおよび低電圧ディスクリート・デバイスと異
なり、高電圧、高電力デバイスのPN接合近傍の欠陥は
、高い逆バイアスでの漏れ電流およびこのダイオードの
過渡的挙動に対して大きく影響するので、大変重要であ
る。
ざらに、本発明のP 1−NLJダイオード構造が、従
来は知られていなかったり、または従来技術から容易に
予想することのできる他の利点を有することが発見され
た。例えば、BVRが同等またはそれ以上であり、DA
が同等またはこれより小さいデバイスの場合、TRRl
VFおよびIFを著しく劣化させることなく、TFR,
UIS、および(または>TOPOが実質的に改善され
ることか発見された。
本発明によって製造されたダンパ・ダイオードに対して
実行されたBVR,TFR,、l”jよびT。
POの試験結果は、第3図と第4図の三角形の測定点を
通過する点線によって示される。これらのタイオードは
、DA=6.5mm2であり、コ’/”Lは従来技術の
ダイオードより小ざい。面積は小さいか、発明のダイオ
ードは実質的に低いTFRおよびTOPOを示した。ざ
らに、UISの測定結果は、これらのダイオードがUI
S=20mJであり、これはより大きい面積を有する従
来技術によるダイードの4ないし20倍であることを示
した。TRR,VF、および定格IFは同等であった。
上述のデバイスは、好適的な実施例では、技術上周知の
方法を使用して下記の工程で製造される。
すなわち、洗浄された(111)N  ンリコン・ウェ
ハ基板を設け、この基板を従来のエピタキシャル反応剤
中に載置し、例えば抵抗値が10ないし70オーム、−
’ c m、好ましくは14ないし65オーム/ Cm
、さらに好ましくは約18ないし25オ一ム/Cmの少
量の不純物を添加したN型(Nu>半導体をこの基板上
に約50ないし100マイクロメータ、好ましくは約5
5ないし85マイクロメータ、ざらに好ましくは60な
いし70マイクロメータ蒸看し、例えば抵抗値が20な
いし140オ一ム/cm、好ましくは28ないし130
オ一ム/Cm、ざらに好ましくは約45ないし55オ一
ム/Cmの少量の不純物を添加したP型(Pi)半導体
の別の層をエピタキシャルによって約60ないし110
マイクロメータ、好ましくは約65ないし90マイクロ
メータ、ざらに好ましくは約60ないし70マイクロメ
一タ蒸着し、Pi層の外部表面に、例えば、Csが約9 2ないし5X1Q  /Cm3で約10?イクロメータ
の深さでP+を添加し、都合のよい順番で、N 基板3
2とP 領1486に金属接点を設け、ダイオードの周
辺の輪郭76をメサ形にエツチングし、次に不活性物質
71によって露出した接合84を被覆する。
TRRの調整を助【プるために、金、プラチナ、これら
の組み合わせのようなライフタイム・キラを設け、およ
び(または)少量の不純物を添加したPl−\U領領域
高エネルキの電子照射を行うことか望ましい。プラチナ
か好ましく、これは金属被膜を設ける前にエピタキシャ
ル層に導入する。上述の各々の段階を実行する手段と方
法は技術上周知である。
連続したNu層と21層を同一の反応剤で途中でこれを
取り除くことなくエピタキシャル成長によって形成する
ことか望ましいが、これは本質的なものではない。Pi
層とNu層内の添加濃度は、これらの間のインタフェー
スとより多くの不純物を添加した下部または上部に位置
する層とのインタフェースを除いて、実質的に均一であ
ることがざらに望ましい。非常に薄い遷移領域がこれら
のインタフェースで生じるのは避は難い。Pi層とNu
層との間の遷移は、実際の問題に限れば、徐々に変化す
るよりもむしろ急激に変化するほうか望ましいが、これ
は本質的なことではない。N1層とNu層およびP’層
とPi層との間の遷移も急激に変化することが名目上望
ましいが、少なくとも上述の幅に渡って意図的に少量の
不純物を実質的に添加し7:Pi層とNu層か設けられ
る限り、これらは徐々に変化してもよい。
アルミニウム、クローム−ニッケルー金は接点金属に適
する例であり、不純物を添加した酸化物、光学ガラス、
酸素を添加したポリシリコン、有機重合体、窒化物およ
びこれらの組み合わせは接合不活性物質に適する例であ
る。好ましい不活性物質は、酸素を添加したポリシリコ
ン、不純物を添加した酸化物、および光学ガラスによっ
て構成される層状構造であるが、他の不活性物質を使用
することもできる。不活性物質71は、メサのエツチン
グの後および金属被膜を設ける前に行うことが望ましい
構造を上述のように説明したか、改良された特性の高電
圧、高電力、高速スイッチング・ダイオードが得られ、
これらのダイオードは最も道歩したCRT偏向回路に使
用するために特によく利用され、発明の工程はこれらの
経済的な製造法を提供することを当業者は容易に理解す
る。
本発明は特定のPまたはNを組み合わせたもの(こつい
て説明されたが、PとNを相互に交換てきる構造もまた
本発明の範囲に包含されることを、ここでの説明に基づ
いて、当業者は理解する。例えば、P 基板を使用し、
Pi層を最初に蒸着し、2番目にNl2層を蒸着し、最
後にN″領域を形成することによって、結果として生じ
る構造は基板から並へてP −P 1−Nu−N□とな
るが、これに限定することを意図するものではない。ま
た、本発明のデバイスはメサ形にエツチングした周辺の
輪郭を使用するものとして説明されたが、接合の周囲に
発生する電界を制御する弛の方法を使用しても、これは
本発明から逸脱するものではない。
ざらに、本発明は、ある種の半導体材料、金属および不
活性物質によって説明されたが、当業者は他の半導体、
金属および不活性物質もまた使用できることを、ここで
の説明に基づいて、理解する。したかつて、ここで行っ
た説明に基づいて、当業者の行うこれらおよびその他の
変形を以下の請求項包含することを意図する。
【図面の簡単な説明】
第1図は、従来技1ホJによるダンパ・ダイオードを使
用する一般的なCRT偏向回路を示す。 第2図は、従来技術によるダンパ・ダイオードの一部の
簡略化した概略断面図を示す。 第3図は、BVRに対するTFRのプロットを示し、第
4図は、BVRに対するTOPOのプロットを示し、こ
れらはそれぞれ従来技術のデバイスと本発明によるデバ
イスに対するものである。 第5図は、本発明によるダンパ・ダイオードの一部の簡
略化した概略断面図を示す。 10・ 12・ 16・ 18・ 20・ 22・ 24 ・ 30・ 32・ 33・ CRT偏向駆動回路、 入力端子、14・・・共通端子、 駆動トランジスタ、 ダンパ・ダイオード、 フライバック・コンデンサ、 ヨーク・コイル、 直流電源、 従来技術のダンパ・ダイオードの一部、N′基板、 \゛++基板さ、 34.80・・・少量の不純物を添加したN−(Nu>
層、 35.8l−−−N  (Nu>層の厚さ36.86・
・・P 層、 37.87・・・P 層の厚さ、 38・・・N 基板の表面、 39.89・・・半導体の表面、 40.84・・・PN接合、 42.44・・・金属領域(金属接点)、46.76・
・・メサ形をした輪郭の表面、48・・・不活性領域、 60・・・本発明のダンパ・ダイオードの一部、82・
・・P−(P i )領域、 83・・・P−(P i )領域の厚さ、90・・・イ
ンタフェース。

Claims (1)

  1. 【特許請求の範囲】  高電圧、高電流、高速スイッチング・ダイオードにお
    いて、前記ダイオードは: 第1導電性タイプの不純物を多量に添加した半導体基板
    ; 第1の厚さと第1タイプを有しかつ約10^1^5/c
    m^3以下の第1不純物濃度を有する実質的に均一に少
    量の不純物(例えば、Nu)を添加した前記基板上の第
    1半導体領域; 第1の厚さと実質的に等しい第2の厚さと第1のタイプ
    と反対の第2のタイプの第1濃度と実質的に等しい第2
    不純物濃度を有し実質的に均一に少量の不純物を添加し
    た前記第1領域上の第2半導体領域であって、前記第1
    領域とPN接合を形成する前記第2半導体領域;および 前記第2領域と接触し第2導電性タイプの不純物を多量
    に添加した第3領域; によつて構成され、ここで前記第1と第2厚さは実質的
    に等しく約50マイクロメータ以上であり、前記第1と
    第2不純物濃度が実質的に等しく約5×10^1^4/
    cm^3以下であることを特徴とするダイオード。
JP2323377A 1989-11-29 1990-11-28 高速ダンパ・ダイオードと方法 Expired - Lifetime JP2833205B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US44361589A 1989-11-29 1989-11-29
US443,615 1989-11-29

Publications (2)

Publication Number Publication Date
JPH03229471A true JPH03229471A (ja) 1991-10-11
JP2833205B2 JP2833205B2 (ja) 1998-12-09

Family

ID=23761509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2323377A Expired - Lifetime JP2833205B2 (ja) 1989-11-29 1990-11-28 高速ダンパ・ダイオードと方法

Country Status (4)

Country Link
EP (1) EP0431817B1 (ja)
JP (1) JP2833205B2 (ja)
KR (1) KR0149840B1 (ja)
DE (1) DE69026213T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999063597A1 (fr) * 1998-06-01 1999-12-09 Mitsubishi Denki Kabushiki Kaisha Diode

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT503964B1 (de) 2007-01-23 2008-02-15 Siemens Ag Oesterreich Schaltungsanordnung zur begrenzung von spannungsüberhöhungen
FR3107988B1 (fr) * 2020-03-05 2023-11-10 St Microelectronics Tours Sas Formation d'un thyristor, triac ou diode de suppression de tensions transitoires
CN116169181B (zh) * 2022-09-30 2023-07-18 富芯微电子有限公司 一种低漏电低压tvs器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58115871A (ja) * 1981-12-28 1983-07-09 Toshiba Corp 高周波リミタダイオ−ド

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58115871A (ja) * 1981-12-28 1983-07-09 Toshiba Corp 高周波リミタダイオ−ド

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999063597A1 (fr) * 1998-06-01 1999-12-09 Mitsubishi Denki Kabushiki Kaisha Diode
US6218683B1 (en) 1998-06-01 2001-04-17 Mitsubishi Denki Kabushiki Kaisha Diode

Also Published As

Publication number Publication date
JP2833205B2 (ja) 1998-12-09
EP0431817B1 (en) 1996-03-27
DE69026213D1 (de) 1996-05-02
KR910010752A (ko) 1991-06-29
EP0431817A1 (en) 1991-06-12
DE69026213T2 (de) 1996-10-31
KR0149840B1 (ko) 1998-10-01

Similar Documents

Publication Publication Date Title
TWI437690B (zh) 半導體裝置
US6436779B2 (en) Semiconductor device having a plurality of resistive paths
US10593668B2 (en) Semiconductor device and corresponding manufacturing method
US5119148A (en) Fast damper diode and method
US5241195A (en) Merged P-I-N/Schottky power rectifier having extended P-I-N junction
CN104867925A (zh) 半导体器件及有与背面电极直接邻接区的rc-igbt
US11682700B2 (en) Power semiconductor device with dV/dt controllability and low gate charge
KR19980032845A (ko) 제 1 확산링에서 공간을 이룬 알루미늄 배리어 금속을 가진 고전압 전력 쇼트키
JP4972090B2 (ja) 半導体装置およびその製造方法
US6674152B2 (en) Bipolar diode
JPH0216591B2 (ja)
US9029210B2 (en) GaN vertical superjunction device structures and fabrication methods
US6562706B1 (en) Structure and manufacturing method of SiC dual metal trench Schottky diode
CN107393952B (zh) 一种具有复合介质层结构的结势垒肖特基二极管
JPH03229471A (ja) 高速ダンパ・ダイオードと方法
JPH0548078A (ja) ヘテロ接合バイポーラトランジスタおよびそれを用いた回路
JPH05226638A (ja) 半導体装置
US20230178662A1 (en) Silicon carbide junction barrier schottky diode with enhanced ruggedness
JP3327571B2 (ja) 半導体装置
JP6649813B2 (ja) トレンチ・ショットキー・バリア・ショットキーダイオードを備える半導体装置
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
US20240178327A1 (en) Semiconductor device
JP3388999B2 (ja) サージ防護デバイスにおけるブレークオーバ電流ないし保持電流の設定方法
US20220223692A1 (en) Gallium nitride power device and manufacturing method thereof
JPH05259437A (ja) 半導体装置